[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN100346218C - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN100346218C
CN100346218C CNB031649815A CN03164981A CN100346218C CN 100346218 C CN100346218 C CN 100346218C CN B031649815 A CNB031649815 A CN B031649815A CN 03164981 A CN03164981 A CN 03164981A CN 100346218 C CN100346218 C CN 100346218C
Authority
CN
China
Prior art keywords
gate
array panel
thin film
data
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031649815A
Other languages
English (en)
Other versions
CN1501153A (zh
Inventor
金东奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1501153A publication Critical patent/CN1501153A/zh
Application granted granted Critical
Publication of CN100346218C publication Critical patent/CN100346218C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列面板及其制造方法。其中，在基板上形成有包括下和上薄膜的栅线和连接栅线的栅短路条。顺序形成栅绝缘层、半导体和欧姆接触部。在其上形成包括下和上薄膜的数据线和连接数据线的数据短路条。在数据线和数据短路条上形成钝化层。对该钝化层和该栅绝缘层构图而形成暴露栅线和数据线的下薄膜的接触孔。用于与驱动电路连接的栅线和数据线的连接部分相对于接触孔与短路条相对。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及薄膜晶体管阵列面板和及其制造方法。
背景技术
液晶显示器(LCD)是最广泛应用的平板显示器之一。LCD包括带有场发生电极、安装在其间的液晶层(LC)和附于面板外表面的一对偏光器的两个面板。LCD通过对场发生电极施加电压而在LC层中产生电场来显示图像，该电场确定了LC层中LC分子的方向以调整入射光的偏振。
在各个面板上包括场发生电极的LCD中，有一种LCD带有在一个面板上以矩阵排列的多个像素电极和覆盖另一面板的整个表面的公共电极。通过对各个像素电极施加单独的电压来实现LCD的图像显示。为了施加单独的电压，将多个三端薄膜晶体管(TFT)连接到各个像素电极，并且在面板上安装多个传输用于控制TFT的信号的栅线和多个传输施加于像素电极的电压的数据线。
TFT容易被LCD制造过程中产生的静电放电(ESD)损坏。为防止TFT被静电电荷损坏，通常在LCD边缘的周围提供多个ESD保护电路。
优选是ESD保护电路表现出好的放电特性并且无需附加的工艺步骤来制造。
发明内容
提供一种薄膜晶体管阵列面板，包括：形成在绝缘基板上的多个栅线；形成在栅线上的栅绝缘层；形成在栅绝缘层上的半导体层；至少部分形成在半导体层上的多个数据线；至少部分形成在半导体层上的多个漏电极(drain electrode)；连接于漏电极的多个像素电极；以及多个导线，每个导线连接于栅线和数据线之一，且包括具有不同电阻的第一和第二部分。
优选地，每个导线包括下薄膜和上薄膜，上薄膜的电阻率低于下薄膜的，每个导线的第一部分不包括上薄膜。
薄膜晶体管阵列面板还可以包括设置在数据线和像素电极间的钝化层。
优选是钝化层具有暴露导线的第一部分的多个第一接触孔，第一接触孔暴露导线的第一部分的边缘。薄膜晶体管阵列面板还可以包括由与像素电极相同的层形成并覆盖导线的第一部分的多个保护元件。
钝化层还可以包括分别暴露部分栅线和数据线的多个第二和第三接触孔，且薄膜晶体管阵列面板还可以包括由与像素电极相同的层形成并分别通过第二和第三接触孔连接栅线和数据线的多个接触辅助部(contactassistant)。
薄膜晶体管阵列面板还可以包括安置在半导体层和数据线之间的多个欧姆接触部。
除了位于数据线和漏电极间的部分外，半导体层可以具有与数据线和漏电极基本相同的平面形状。
薄膜晶体管阵列面板可以还包括连接导线的短路条(shorting bar)。
导线优选延伸到薄膜晶体管阵列面板的边缘。
提供一种制造薄膜晶体管阵列面板的方法，该方法包括：在绝缘基板上形成包括延伸部分和多个栅电极的栅线、以及栅短路条，该栅线和栅短路条包括第一下薄膜和电阻率低于第一下薄膜的第一上薄膜；形成栅绝缘层；形成半导体层；在绝缘基板上形成包括延伸部分和多个源电极的数据线、多个漏电极和数据短路条，该数据线、该漏电极和该栅短路条包括第二下薄膜和电阻率低于第二下薄膜的第二上薄膜；除去该栅线的该延伸部分的该第一上薄膜的第一部分和该数据线的该延伸部分的该第二上薄膜的第二部分；和形成连接该漏电极的多个像素电极。
该第一和该第二下薄膜可以包括Cr、Mo或Mo合金，该第一和该第二上薄膜可以包括Al或Al合金。
该方法还包括：在漏电极和像素电极间形成钝化层。
形成钝化层优选包括：淀积钝化层；和形成暴露该第一上薄膜的该第一部分和该第二上薄膜的该第二部分的多个接触孔。
优选通过利用Al蚀刻剂的全面蚀刻(blanket etching)来除去该第一和该第二部分。
附图说明
通过参考附图详细描述本发明的优选实施例，本发明的上述和其它优点将更清晰：
图1是根据本发明实施例的用于LCD的TFT阵列面板的示意图；
图2是根据本发明实施例的用于LCD的示例性TFT阵列面板的布局图；
图3和4分别是图2所示TFT阵列面板的沿线III-III′和IV～IV′截取的截面图；
图5A、6A、7A和8A是根据本发明实施例的图2-4中示出的TFT阵列面板在其制造方法的中间步骤中的布局图；
图5B和5C、图6B和6C、图7B和7C、以及图8B和8C分别是图5A、6A、7A和8A所示的TFT阵列面板的沿线VB-VB′和VC-VC′、VIB-VIB′和VIC-VIC′、VIIB-VIIB′和VIIC-VIIC′以及VIIIB-VIIIB′和VIIIC-VIIIC′截取的截面图；
图9是根据本发明另一实施例的用于LCD的示例性TFT阵列面板的布局图；
图10-12分别是图9所示TFT阵列面板的沿线X-X′、XI-XI′和XII-XII′截取的截面图；
图13A是根据本发明实施例的图9-12所示TFT阵列面板在其制造方法的第一步中的布局图；
图13B-13D分别是图13A所示TFT阵列面板沿线XIIIB-XIIIB′、XIIIC-XIIIC′和XIIID-XIIID′截取的截面图；
图14A-14C分别是图13A所示TFT阵列面板沿线XIIIB-XIIIB′、XIIIC-XIIIC′和XIIID-XIIID′截取的截面图，并说明了在图13B-13D所示步骤之后的步骤；
图15A是图14A-14C所示步骤之后的步骤中的TFT阵列面板的布局图；
图15B-15D分别是图15A所示TFT阵列面板沿线XVB-XVB′、XVC-XVC′和XVD-XVD′截取的截面图；
图16A、17A和18A、图16B、17B和18B、以及图16C、17C和18C分别是图15A所示TFT阵列面板沿线XVB-XVB′、XVC-XVC′和XVD-XVD′截取的各截面图，并说明了在图15B-15D所示步骤之后的步骤；
图19A是在图18A-18C所示步骤之后的步骤中的TFT阵列面板的布局图；以及
图19B-19D分别是图19A所示TFT阵列面板沿线XIXB-XIXB′、XIXC-XIXC′和XIXD-XIXD′的截面图。
具体实施方式
此后将参考附图，更详细地描述本发明，附图示出了本发明的优选实施例。但本发明可以以不同形式实施，并不应该被认为限于此处给出的实施例。
为了清楚，附图中的层的厚度、膜和区域都被放大了。自始至终相同的附图标记表示相同的元件。可以理解的是，当如层、膜、区域或基板的元件被称为在另一元件“上”时，可以直接在该另一元件上，也可以存在中间元件。相反，当一个元件被称为“直接在”另一元件“上”，就没有中间元件存在。
现在参考附图描述根据本发明实施例的TFT阵列面板及其制造方法。
首先，参考图1详细说明根据本发明实施例的用于LCD的TFT阵列面板。
图1是根据本发明实施例的TFT阵列面板的示意图。
如图1所示，根据本发明实施例的TFT阵列面板包括传输栅信号(也称扫描信号)的多个栅线121、传输数据信号的多个数据线171、连接栅线121和数据线171的多个开关元件(未示出)和连接开关元件的多个像素电极(未示出)。像素电极由透明的导电材料或反光的导电材料制成，如TFT的开关元件响应栅信号而选择性地将数据信号传输给像素电极。
在靠近TFT阵列面板100边缘处提供一对短路条128和178。短路条128和178分别连接所有栅线121和所有数据线171，短路条128和178可以相互连接。短路条128和178将制造过程中引入面板100的静电电荷传播到所有的栅线121和所有的数据线171，因此保护TFT。
TFT阵列面板100包括像素电极在其中以矩阵排列的显示区域A、栅线121和数据线171在其中连接于给其提供信号的驱动电路的电路连接区域P、以及栅线121和数据线171在其中延伸以连接短路条128和178的放电连接区域G。
栅线121和数据线171的每一个在放电连接区域G内包括低电阻部分和高电阻部分。如上所述，通过短路条128和178将制造过程中产生的静电电荷传输到栅线121和数据线171。在到达电路连接区域P和显示区域A前，电荷由于放电连接区域G上栅线121和数据线171的电阻的突变经历火花放电，从而放电。
参考图2到4详细说明根据本发明实施例的用于LCD的TFT阵列面板。
图2是根据本发明实施例用于LCD的示例性TFT阵列面板的布局图，图3和4分别是图2所示TFT阵列面板沿线III-III′和IV-IV′的截面图。
用于传输栅信号的多个栅线121和栅短路条128形成在绝缘基板110上。
每个栅线121基本上沿横向延伸，并包括用于连接驱动电路(未示出)的连接部分125、用于连接栅短路条128的延伸部分126和向下突出的多个扩大部分127。每个栅线121的多个部分形成多个栅电极123。
栅短路条128基本上沿横向延伸并连接到栅线121的延伸部分126。
栅线121和栅短路条128包括具有不同物理特性的两个薄膜，下薄膜和上薄膜。为减少栅线121中的信号延迟或电压降，上薄膜优选由包括如Al和Al合金的含Al金属、以及如Ag和Ag合金的含Ag金属的电阻率低的金属制成。另一方面，下薄膜优选由诸如Cr、Mo和Mo合金(如MoW合金)的材料制成，这种材料具有良好的物理、化学性能和与其它材料如IZO(铟锌氧化物)和ITO(铟锡氧化物)的电接触性能。下薄膜材料和上薄膜材料的优良的示例性组合是Cr和Al-Nd合金。栅电极123、连接部分125、延伸部分126和扩大部分127的下和上薄膜分别用123p和123q、125p和125q、126p和126q、以及127p和127q表示。
上薄膜和下薄膜的侧边是斜的，且侧边相对于基板110的表面成约30-70度的倾斜角。
优选由氮化硅(SiNx)制成的栅绝缘层140形成在栅线121和栅短路条128上。
优选由氢化的非晶硅(缩写为“α-Si”)制成的多个半导体条151形成在栅绝缘层140上。每个半导体条151基本上在纵向方向延伸且有向栅电极123分出的多个突起154。每个半导体条151的宽度在靠近栅线121处变大，这样半导体条151覆盖栅线121的大区域。
优选由硅化物或用n型杂质重度掺杂的n+氢化α-Si制成的多个欧姆接触条和岛161和165形成在半导体条151上。每个欧姆接触条161有多个突起163，且突起163和欧姆接触岛165成对地安置在半导体条151的突起154上。
半导体条151及欧姆接触部161和165的侧边是倾斜的，且其倾斜角优选在约30-80度间的范围内。
多个数据线171、多个漏电极175、多个存储电容器导体177和数据短路条178形成在欧姆接触部161和165以及栅绝缘层140上。
传输数据电压的数据线171基本上沿纵向方向延伸并与栅线121交叉。每个数据线171包括用于连接驱动电路(未示出)的连接部分179和用于连接数据短路条178的延伸部分176。
每个数据线171的向漏电极175突出的多个支路形成多个源电极173。每一对源电极173和漏电极175互相分离且关于栅电极123彼此相对。栅电极123、源电极173和漏电极175连同半导体条151的突起154一起形成具有沟道的TFT，该沟道形成在源电极173和漏电极175之间设置的突起154中。
存储电容器导体177与栅线121的扩大部分127重叠。
数据短路条178基本上沿横向延伸且连接数据线171的延伸部分176。
数据线171、漏电极175、存储电容器导体177和数据短路条178还包括优选由Mo、Mo合金或Cr制成的下薄膜和位于其上并优选由含Al金属制成的上薄膜。源电极173、漏电极175、延伸部分176、存储电容器导体177和连接部分179的下和上薄膜分别用173p和173q、175p和175q、176p和176q、177p和177q、以及179p和179q表示。
如栅线121和栅短路条128那样，数据线171、漏电极175、存储电容器导体177和数据短路条178的下薄膜和上薄膜具有倾斜侧边，且其倾斜角的范围约为30-80度。
欧姆接触部161和165只插在下面的半导体条151与上面的数据线171和上面的漏电极175之间，减小了其间的接触电阻。半导体条151包括没有用数据线171和漏电极175覆盖的多个暴露部分，例如位于源电极173和漏电极175之间的部分。尽管在多数地方半导体条151比数据线171窄，但如上所述，半导体条151的宽度在靠近栅线处变大，增加了栅线121和数据线171间的绝缘。
钝化层180形成在数据线171、漏电极175、存储导体177、数据短路条178和半导体条151的暴露部分上。钝化层180优选由平面特性好的光敏有机材料、诸如通过等离子体增强化学气相沉积(PECVD)形成的α-Si:C:O和α-Si:O:F的低介电绝缘材料、或如氮化硅的无机材料制成。当钝化层180由有机材料制成时，优选的是钝化层180不覆盖电路连接区域P(图1中所示)，而且电路连接区域P中没有有机材料，这尤其有益于TFT面板100上COG(玻璃上芯片)型安装的驱动电路芯片。钝化层180可以具有包括下SiNx层和上有机层的双层结构。
钝化层180具有分别暴露数据线171的延伸部分176、漏电极175、存储导体177和数据线171的连接部分179的多个接触孔184、185、187和189。钝化层180和栅绝缘层140具有暴露栅线121的连接部分125和延伸部分126的多个接触孔182和186。
接触孔182、184、185、186、187和189分别暴露栅线121的连接部分125、数据线171的延伸部分176、漏电极175、栅线121的延伸部分126、存储电容器导体177和数据线171的连接部分179的下薄膜125p、176p、175p、126p、177p和179p的一部分。而且，图2和4示出了暴露下薄膜176p和126p的边缘的接触孔184和186，这是可选的。栅线121和数据线171的每一个优选包括至少两个接触孔186和184。
由于延伸部分126和176的暴露部分不具有电阻率相对低的上薄膜126p和176p，所以它们与其他部分相比电阻率相对较高。因此制造过程中产生的静电电荷产生火花以放电。火花使暴露部分的下薄膜断开。
多个像素电极190、多个接触辅助部92和97、以及多个保护元件94和96形成在钝化层180上，它们由透明的导电材料如ITO、IZO和导电聚合物、或反光的导电材料制成。
像素电极190通过接触孔185物理和电学地连接到漏电极175，并通过接触孔187连接到存储电容器导体177，使得像素电极190接收来自于漏电极175的数据电压，并将接收到的数据电压传输给存储电容器导体177。提供以数据电压的像素电极190与另一面板上(未示出)被提供以公共电压的公共电极(未示出)一起产生电场，该电场使其间设置的液晶层(未示出)中的液晶分子重取向。
像素电极190和公共电极形成“液晶电容器”，该“液晶电容器”在断开TFT后存储所施加的电压。提供附加的叫作“存储电容器”的电容器来提高电压存储容量，该“存储电容器”与液晶电容器并连。通过使像素电极190和与其相邻的栅线121(称为“前栅线(previous gate lines)”)重叠来实现存储电容器。通过在栅线121上提供扩大部分127来提高重叠面积和通过在像素电极190下提供连接到像素电极190并与扩大部分127重叠的存储电容器导体177来缩短端部间的距离，从而提高存储电容器的容量，即存储电容。
像素电极190与栅线121和数据线171重叠来提高开口率(apertureratio)，但这是可选的。
接触辅助部92和97分别通过接触孔182和189连接到栅线121的暴露的连接部分125和数据线171的暴露的连接部分179。接触辅助部92和97不是必备的，而是优选的，以保护暴露部分125和179并弥补暴露部分125和179与外部设备的粘附性。
提供保护元件94和96来保护下薄膜176p、126p的暴露部分。
参考图5A-8C和图2-4，详细说明根据本发明实施例的图2-4中示出的TFT阵列面板的制造方法。
图5A、6A、7A和8A是根据本发明实施例的图2-4中示出的TFT阵列面板在其制造方法的中间步骤中的布局图，图5B和5C、图6B和6C、图7B和7C、以及图8B和8C分别是图5A、6A、7A和8A沿线VB-VB′和VC-VC′、线VIB-VIB′和VIC-VIC′、线VIIB-VIIB′和VIIC-VIIC′以及线VIIIB-VIIIB′和VIIIC-VIIIC′截取的截面图。
参考图5A-5C，两个导体薄膜-下导体薄膜和上导体薄膜-顺序溅射到如透明玻璃的绝缘基板110上。光刻上导体薄膜和下导体膜以形成栅短路条128和包括多个栅电极123、多个连接部分125、多个延伸部分126和多个扩大部分127的多个栅线121。下导体薄膜由Mo、Mo合金或Cr制成，上导体薄膜优选由含Al金属制成。
参考图6A-6C，在顺序淀积栅绝缘层140、本征α-Si层和非本征α-Si层之后，光刻非本征α-Si层和本征α-Si层，在栅绝缘层140上形成包括多个突起154的多个非本征半导体条164和多个本征半导体条151。
参考图7A-7C，顺序溅射并光刻两个导体薄膜-下导体薄膜和上导体薄膜-以形成包括多个源电极173、多个延伸部分176和多个连接部分179的多个数据线171、多个漏电极175、多个存储电容器导体177以及数据短路条178。下导体薄膜由Mo、Mo合金或Cr制成，上导体薄膜优选由含Al金属制成。
此后，除去非本征半导体条164的没被数据线171、漏电极175、存储电容器导体177和数据短路条178覆盖的部分，制成包括多个突起163和多个欧姆接触岛165的多个欧姆接触条161，且暴露部分本征半导体条151。为了稳定半导体条151的暴露表面，优选随后进行氧等离子体处理。
如图8A-8C所示，在淀积钝化层180后，光刻钝化层180和栅绝缘层140，形成分别暴露栅线121的连接部分125、数据线171的延伸部分176、漏电极175、栅线121的延伸部分126、存储电容器导体177和数据线171的连接部分179的上薄膜125q、176q、175q、126q、177q和179q的多个接触孔182、184、185、186、187和189。
此后通过用Al蚀刻剂的全面蚀刻(blanket etching)，除去上薄膜125q、176q、175q、126q、177q和179q的暴露部分。无需附加的光刻步骤，这一步骤就在延伸部分126和176中形成电阻不同的两个部分。
最后，如图2-4中所示，通过溅射和光刻ITO或IZO层，在钝化层180上形成多个像素电极190、多个接触辅助部92和97以及多个保护元件94和96。一个溅射靶的实例是日本Idemitsu公司生产的IDIXO(铟x-金属氧化物(indium x-metal oxide))。该溅射靶包括In2O3和ZnO，Zn对于Zn和In总量的比率优选在约15-20atomic％(原子百分比)的范围内。为使接触电阻最小化，优选的溅射温度等于或小于约250℃。
短路条128和178以及延伸部分126和176用于施加电信号，该电信号用来检测栅线121和171的断路或短路以及像素缺陷。在合并TFT阵列面板和相对的面板以及缺陷检测后，断开了短路条128和178与信号线121和171间的连接。
参考图9-12详细说明根据本发明另一实施例的用于LCD的TFT阵列面板。
图9是根据本发明另一实施例的用于LCD的示例性TFT阵列面板的布局图，图10-12分别是图9所示TFT阵列面板的沿线X-X′、XI-XI′和XII-XII′截取的截面图。
如图9-12所示，根据此实施例的LCD的TFT阵列面板的层结构与图2-4中所示的几乎相同。即，在基板110上形成包括多个栅电极123等的多个栅线121和栅短路条128，其上再顺序形成栅绝缘层140、包括多个突起154的多个半导体条151以及包括多个突起163和多个欧姆接触岛165的多个欧姆接触条161。在欧姆接触部161和165上形成包括多个源电极173的多个数据线171、多个漏电极175和数据短路条178，且在其上形成钝化层180。在钝化层180和/或栅绝缘层140上提供多个接触孔182、184、185、186和189，在钝化层180上形成多个像素电极190、多个接触辅助部92和97、以及多个保护元件94和96。
与图2-4中所示的TFT阵列面板不同，根据本实施例的TFT阵列面板在与栅线121相同的层上提供了多个存储电极线131，而没有栅线121的扩大部分。存储电极线131与栅线121电隔离，且包括多个扩大部分137。而且，漏电极175延伸来与存储电极线131的扩大部分137重叠，形成存储电容器，而不隔离存储电容器导体。像栅线121一样，存储电极线131包括下薄膜和上薄膜，且扩大部分137的下薄膜和上薄膜用137p和137q表示。给存储电极线131提供预定的电压，如公共电压。如果栅线121和像素电极190重叠产生的存储电容足够，也可以省去存储电极线131。
该TFT阵列面板还包括位于数据短路条178下的半导体条(未示出)和欧姆接触条(未示出)。
半导体条151除了其中提供有TFT的突起154之外，具有与数据线171、漏电极175和数据短路条178以及下面的欧姆接触部161、165和167几乎相同的平面形状。特别是，半导体条151包括没被数据线171和漏电极175覆盖的一些暴露部分，比如位于源电极173和漏电极175间的部分。
现在，参考图13A-19D和图9-12详细说明图9-12所示的根据本发明实施例的TFT阵列面板的制造方法。
图13A是根据本发明实施例的图9-12所示的TFT阵列面板在其制造方法的第一步中的布局图；图13B-13D分别是图13A所示TFT阵列面板沿线XIIIB-XIIIB′、XIIIC-XIIIC′和XIIID-XIIID′截取的截面图；图14A-14C分别是图13A所示TFT阵列面板沿线XIIIB-XIIIB′、XIIIC-XIIIC′和XIIID-XIIID′截取的截面图，并说明了图13B-13D所示步骤之后的步骤；图15A是图14A-14C所示步骤之后的步骤中的TFT阵列面板的布局图；图15B-15D分别是图15A所示TFT阵列面板沿线XVB-XVB′、XVC-XVC′和XVD-XVD′截取的截面图；图16A、17A和18A、图16B、17B和18B、以及图16C、17C和18C分别是图15A所示TFT阵列面板沿线XVB-XVB′、XVC-XVC′和XVD-XVD′截取的各个截面图，并说明了图15B-15D所示步骤之后的步骤；图19A是图18A-18C所示步骤之后的步骤中的TFT阵列面板的布局图；以及，图19B-19D分别是图19A所示TFT阵列面板的沿线XIXB-XIXB′、XIXC-XIXC′和XIXD-XIXD′截取的截面图。
参考图13A-13D，通过光刻，在基板110上形成包括多个栅电极123等的多个栅线121、包括多个扩大部分137的多个存储电极线131和栅短路条128。栅线121、存储电极线131和栅短路条128包括下和上薄膜。
如图14A-14C所示，通过CVD顺序淀积栅绝缘层140、本征α-Si层150和非本征α-Si层160，使得层140、150和160分别具有约1500-5000、约500-2000和约300-600的厚度。通过溅射淀积包括下薄膜170p和上薄膜170q且厚度约1500-3000的导体层170，在导体层170上涂覆约1-2微米厚的光致抗蚀剂薄膜50。
通过曝光掩模(未示出)将光致抗蚀剂薄膜50曝光并显影，使得显影后的光致抗蚀剂具有随位置而定的厚度。图15B-15D所示的光致抗蚀剂包括厚度减小的多个第一到第三部分。在引线区域A上的第一部分52和在沟道区域C上的第二部分54分别用附图标记52和54表示，且由于其余区域B上的第三部分具有基本为零的厚度来使下面的部分导体层170暴露，所以没有给第三部分指定附图标记。根据随后的工艺步骤中的工艺条件调整第二部分54与第一部分52的厚度比。优选的是第二部分54的厚度等于或小于第一部分52的厚度的一半，具体而言是等于或小于4000。
通过几种技术，如通过在曝光掩模上提供半透明区域以及透明区域和遮光的不透明区域，来得到光致抗蚀剂的随位置而定的厚度。半透明区域可以具有狭缝图案、格子图案、具有中间透光度或中间厚度的薄膜。当使用狭缝图案时，优选的是狭缝的宽度或狭缝间的距离小于用于光刻的曝光机的分辨率。另一个例子是用可回流的光致抗蚀剂。具体而言，一旦使用只有透明区域和不透明区域的普通曝光掩模形成了由可回流材料制成的光致抗蚀剂图案，则使其经过回流工艺而流到没有光致抗蚀剂的区域上，从而形成薄的部分。
当采用合适的工艺条件时，光致抗蚀剂薄膜52和54的不同厚度使得可以选择性地蚀刻下面的层。因此，通过一系列蚀刻步骤得到包括多个源电极173的多个数据线171、多个漏电极175和数据短路条178，以及包括多个突起163、多个欧姆接触岛165的多个欧姆接触条161和包括多个突起154的多个半导体条151。
为了所述目的，导体层170、非本征α-Si层160和本征α-Si层150在引线区域(wire area)A上的部分称为第一部分，导体层170、非本征α-Si层160和本征α-Si层150在沟道区域C上的部分称为第二部分，导体层170、非本征α-Si层160和本征α-Si层150在其余区域B上的部分称为第三部分。
形成这种结构的示例性步骤如下：
(1)除去导体层170、非本征α-Si层160和本征α-Si层150在引线区域A上的第三部分；
(2)除去光致抗蚀剂的第二部分54；
(3)除去导体层170和非本征α-Si层160在沟道区域C上的第二部分；和
(4)除去光致抗蚀剂的第一部分52。
另一示例性步骤如下：
(1)除去导体层170的第三部分；
(2)除去光致抗蚀剂的第二部分54；
(3)除去非本征α-Si层160和本征α-Si层150的第三部分；
(4)除去导体层170的第二部分；
(5)除去光致抗蚀剂的第一部分52；和
(6)除去非本征α-Si层160的第二部分。
详述第一个例子。
如图16A-16C所示，通过湿法蚀刻或干法蚀刻除去导体层170在区域B上的暴露的第三部分来暴露下面的非本征α-Si层160的第三部分。
附图标记174表示包括互相连接的数据短路条178、数据线171和漏电极175的导体层170的剩余部分。干法蚀刻会蚀刻掉光致抗蚀剂52和54的上面部分。
参考图17A-17C，优选通过干法蚀刻除去非本征α-Si层160和本征α-Si层150在区域B上的第三部分，且除去光致抗蚀剂的第二部分54使导体174的第二部分露出。除去光致抗蚀剂的第二部分54和除去非本征α-Si层160和本征α-Si层150的第三部分可以同时进行，也可以独立进行。当用SF6和HCl的混合气体、或SF6和O2的混合气体时，光致抗蚀剂52和54与本征α-Si层150(或非本征α-Si层160)的蚀刻厚度几乎相同。干法蚀刻会使光致抗蚀剂的第一部分52变薄。
通过灰化除去光致抗蚀剂的第二部分54残留在沟道区域C上的残渣。
在这一步中制成半导体条151，附图标记164表示包括互相连接的欧姆接触条和岛161和165的非本征α-Si层160的剩余部分，并被称为“非本征半导体条”。
如图18A-18C所示，导体174和非本征α-Si条164在沟道区域C上的第二部分和光致抗蚀剂的第一部分52都被除去。
如图18B所示，本征半导体条151在沟道区域C上的突起154的顶部可以除去，以减小厚度，且刻蚀光致抗蚀剂的第一部分52到预定厚度。
可以对导体174和非本征α-Si条164应用干法蚀刻，或对导体174应用湿法蚀刻，而对非本征α-Si条164应用干法蚀刻。用于蚀刻非本征α-Si层160和本征α-Si层150的蚀刻气体的例子是CF4和HCl的混合气体、以及CF4和O2的混合气体。CF4和O2的混合气体的使用使得可以得到半导体层150的均匀厚度的蚀刻部分。
这样，将导体174分成要制造的多个数据线171和连接到数据线171的数据短路条178和多个漏电极175，非本征半导体条164分成要制造的多个欧姆接触条161和多个欧姆接触岛165。
下一步，通过在约250-1500℃的温度范围内化学气相沉积氮化硅、通过生长低介电材料如α-Si:C:O或α-Si:O:F、通过氮化硅的CVD法或者通过涂覆平面特性好的有机绝缘材料如丙烯基材料，形成钝化层180。参考图19A-19D，光刻钝化层180和栅绝缘层140，形成分别暴露栅线121的连接部分125、数据线176的延伸部分176、漏电极175、栅线121的延伸部分126和数据线171的连接部分179的部分上薄膜125q、176q、175q、126q和179q的多个接触孔182、184、185、186和189。
此后，通过用Al蚀刻剂的全面蚀刻(blanket etching)，除去上薄膜125q、176q、175q、126q和179q的暴露部分。
最后，如图9-12所示，溅射并光刻厚度在约500-约1000之间的范围内的ITO或IZO层，形成多个像素电极190、多个接触辅助部92和97、以及多个突起元件94和96。
此实施例通过用单一光刻步骤形成数据线171、漏电极175和数据短路条178、以及欧姆接触部161和165和半导体条151，简化了制造过程。
尽管已经参考优选实施例详述了本发明，但本领域普通技术人员可以意识到，在不离开权利要求书中给出的本发明的精神和范围的情况下，可对其进行不同的变形和替换。

Claims (17)

1.一种薄膜晶体管阵列面板，包括：
形成在绝缘基板上且包括接收栅信号的栅垫的多个栅线；
形成在栅线上的栅绝缘层；
形成在栅绝缘层上的半导体层；
至少部分形成在半导体层上且包括接收数据信号的数据垫的多个数据线；
至少部分形成在半导体层上的多个漏电极；
连接漏电极的多个像素电极；
多个导线，每个导线连接栅线和数据线之一并包括电阻不同的第一和第二部分，从而静电电荷经历火花放电而放电；以及
连接导线的短路条，
其中，导线形成在栅垫或数据垫与短路条之间。
2.如权利要求1所述的薄膜晶体管阵列面板，其中每个导线包括下薄膜和电阻率低于下薄膜的上薄膜，且每个导线的第一部分不包括该上薄膜。
3.如权利要求2所述的薄膜晶体管阵列面板，还包括安置在该数据线和该像素电极间的钝化层。
4.如权利要求3所述的薄膜晶体管阵列面板，其中该钝化层具有暴露该导线的所述第一部分的多个第一接触孔。
5.如权利要求4所述的薄膜晶体管阵列面板，其中该第一接触孔暴露该导线的第一部分的边缘。
6.如权利要求4所述的薄膜晶体管阵列面板，其中该钝化层还具有分别暴露部分栅线和数据线的多个第二和第三接触孔。
7.如权利要求6所述的薄膜晶体管阵列面板，还包括由与该像素电极同样的层形成并分别通过该第二和该第三接触孔连接栅线和数据线的多个接触辅助部。
8.如权利要求4所述的薄膜晶体管阵列面板，还包括由与像素电极同样的层形成并覆盖该导线的第一部分的多个保护元件。
9.如权利要求1所述的薄膜晶体管阵列面板，还包括安置在该半导体层和该数据线间的多个欧姆接触部。
10.如权利要求1所述的薄膜晶体管阵列面板，其中半导体层除了位于数据线和漏电极间的部分外具有与数据线和漏电极基本相同的平面形状。
11.如权利要求1所述的薄膜晶体管阵列面板，其中该导线延伸至薄膜晶体管阵列面板的边缘。
12.如权利要求2所述的薄膜晶体管阵列面板，其中下薄膜包括Cr、Mo或Mo合金，上薄膜包括Al、Al合金、Ag或Ag合金。
13.一种制造薄膜晶体管阵列面板的方法，该方法包括：
在绝缘基板上形成包括延伸部分和多个栅电极的栅线和栅短路条，该栅线和栅短路条包括第一下薄膜和电阻率低于第一下薄膜的第一上薄膜；
形成栅绝缘层；
形成半导体层；
在绝缘基板上形成包括延伸部分和多个源电极的数据线、多个漏电极和数据短路条，该数据线、该漏电极和该栅短路条包括第二下薄膜和电阻率低于第二下薄膜的第二上薄膜；
除去该栅线的该延伸部分的第一上薄膜的第一部分和该数据线的该延伸部分的第二上薄膜的第二部分；以及
形成连接该漏电极的多个像素电极。
14.如权利要求13所述的方法，其中第一和第二下薄膜包括Cr、Mo或Mo合金，第一和第二上薄膜包括Al或Al合金。
15.如权利要求14所述的方法，还包括：
在漏电极和像素电极间形成钝化层。
16.如权利要求15所述的方法，其中形成钝化层包括：
淀积钝化层；以及
形成暴露第一上薄膜的第一部分和第二上薄膜的第二部分的多个接触孔。
17.如权利要求16所述的方法，其中通过用Al蚀刻剂的全面蚀刻除去第一和第二部分。
CNB031649815A 2002-08-27 2003-08-27 薄膜晶体管阵列面板及其制造方法 Expired - Fee Related CN100346218C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR0050778/02 2002-08-27
KR0050778/2002 2002-08-27
KR1020020050778A KR100870013B1 (ko) 2002-08-27 2002-08-27 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1501153A CN1501153A (zh) 2004-06-02
CN100346218C true CN100346218C (zh) 2007-10-31

Family

ID=32064872

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031649815A Expired - Fee Related CN100346218C (zh) 2002-08-27 2003-08-27 薄膜晶体管阵列面板及其制造方法

Country Status (5)

Country Link
US (2) US6927420B2 (zh)
JP (1) JP4662700B2 (zh)
KR (1) KR100870013B1 (zh)
CN (1) CN100346218C (zh)
TW (1) TWI289718B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640690B2 (ja) * 2002-07-24 2011-03-02 日本電気株式会社 アクティブマトリクス有機ｅｌ表示装置の製造方法
JP4574158B2 (ja) * 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
KR100575233B1 (ko) * 2003-11-04 2006-05-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조 방법
KR101090246B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
US7372513B2 (en) * 2003-12-30 2008-05-13 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same
KR100983586B1 (ko) * 2003-12-30 2010-09-28 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
US7217591B2 (en) * 2004-06-02 2007-05-15 Perkinelmer, Inc. Method and process intermediate for electrostatic discharge protection in flat panel imaging detectors
KR101046927B1 (ko) * 2004-09-03 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판
US7859606B2 (en) * 2004-09-15 2010-12-28 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US7265003B2 (en) * 2004-10-22 2007-09-04 Hewlett-Packard Development Company, L.P. Method of forming a transistor having a dual layer dielectric
KR101112549B1 (ko) * 2005-01-31 2012-06-12 삼성전자주식회사 박막 트랜지스터 표시판
KR20060114757A (ko) * 2005-05-02 2006-11-08 삼성전자주식회사 박막 트랜지스터 기판
KR101189271B1 (ko) * 2005-07-12 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070014715A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
KR101230305B1 (ko) * 2005-12-08 2013-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101263196B1 (ko) 2006-01-02 2013-05-10 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101411660B1 (ko) * 2006-12-28 2014-06-27 엘지디스플레이 주식회사 정전기 방지 소자 및 이를 갖는 유기전계발광소자
JP5127234B2 (ja) * 2007-01-10 2013-01-23 株式会社ジャパンディスプレイウェスト 半導体装置、電気光学装置並びに電子機器
CN101256297B (zh) * 2008-03-28 2010-06-23 昆山龙腾光电有限公司 液晶显示装置及其阵列基板和母基板
KR101253497B1 (ko) * 2008-06-02 2013-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
JP5587592B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
JP5587591B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
US8716605B2 (en) * 2010-10-22 2014-05-06 Lg Display Co., Ltd. Structure for shorting line connecting signal lines of flat panel display device
KR101210474B1 (ko) * 2011-10-21 2012-12-11 실리콘 디스플레이 (주) 정전기에 강한 센서어레이
MX362432B (es) 2012-06-04 2019-01-17 Opko Biologics Ltd Variantes de oxm pegilada.
CN103809318A (zh) * 2014-02-14 2014-05-21 京东方科技集团股份有限公司 一种阵列基板制造方法、阵列基板及显示设备
CN104078469B (zh) * 2014-06-17 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法，显示面板、显示装置
KR102235248B1 (ko) * 2014-10-20 2021-04-05 삼성디스플레이 주식회사 표시 장치
KR102751928B1 (ko) 2022-11-02 2025-01-07 하복진 개량형 다용도 볶음장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068748A (en) * 1989-10-20 1991-11-26 Hosiden Corporation Active matrix liquid crystal display device having improved electrostatic discharge protection
JPH06148688A (ja) * 1992-02-21 1994-05-27 Toshiba Corp 液晶表示装置
JPH06186590A (ja) * 1992-12-21 1994-07-08 Sharp Corp アクティブマトリクス型液晶表示パネル
US5805246A (en) * 1996-08-07 1998-09-08 Samsung Electronics Co., Ltd. Methods of manufacturing liquid crystal display devices with reduced susceptibility to electrostatic discharge faults
JPH10303431A (ja) * 1997-01-10 1998-11-13 Lg Electron Inc 静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法
JPH11194368A (ja) * 1997-10-14 1999-07-21 Samsung Electron Co Ltd 液晶表示装置用基板、液晶表示装置及びその製造方法
JPH11509938A (ja) * 1995-07-31 1999-08-31 リットン システムズ カナダ リミテッド 静電放電防止回路付き半導体スイッチアレイおよび製造方法
CN1243603A (zh) * 1997-01-13 2000-02-02 现代电子美国公司 改进型有源矩阵esd防护和测试方案
JP2002176139A (ja) * 2000-12-06 2002-06-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002214638A (ja) * 2000-10-31 2002-07-31 Samsung Electronics Co Ltd 制御信号部及びその製造方法とこれを含む液晶表示装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235272A (en) * 1991-06-17 1993-08-10 Photon Dynamics, Inc. Method and apparatus for automatically inspecting and repairing an active matrix LCD panel
US6613650B1 (en) * 1995-07-31 2003-09-02 Hyundai Electronics America Active matrix ESD protection and testing scheme
KR19980017374A (ko) * 1996-08-30 1998-06-05 김광호 정전기 방지형 액정 표시 장치의 제조 방법
KR100252309B1 (ko) * 1997-03-03 2000-04-15 구본준, 론 위라하디락사 박막 트랜지스터 어레이의 금속 배선 연결 방법및 그 구조
JPH10339887A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリックス型液晶表示装置
US6337722B1 (en) * 1997-08-07 2002-01-08 Lg.Philips Lcd Co., Ltd Liquid crystal display panel having electrostatic discharge prevention circuitry
KR100281058B1 (ko) * 1997-11-05 2001-02-01 구본준, 론 위라하디락사 액정표시장치
US6441401B1 (en) * 1999-03-19 2002-08-27 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for repairing the same
JP2001117112A (ja) * 1999-10-14 2001-04-27 Fujitsu Ltd 液晶パネル及びその製造方法
KR100656900B1 (ko) * 1999-12-13 2006-12-15 삼성전자주식회사 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100709704B1 (ko) * 2000-05-12 2007-04-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068748A (en) * 1989-10-20 1991-11-26 Hosiden Corporation Active matrix liquid crystal display device having improved electrostatic discharge protection
JPH06148688A (ja) * 1992-02-21 1994-05-27 Toshiba Corp 液晶表示装置
JPH06186590A (ja) * 1992-12-21 1994-07-08 Sharp Corp アクティブマトリクス型液晶表示パネル
JPH11509938A (ja) * 1995-07-31 1999-08-31 リットン システムズ カナダ リミテッド 静電放電防止回路付き半導体スイッチアレイおよび製造方法
US5805246A (en) * 1996-08-07 1998-09-08 Samsung Electronics Co., Ltd. Methods of manufacturing liquid crystal display devices with reduced susceptibility to electrostatic discharge faults
JPH10303431A (ja) * 1997-01-10 1998-11-13 Lg Electron Inc 静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法
CN1243603A (zh) * 1997-01-13 2000-02-02 现代电子美国公司 改进型有源矩阵esd防护和测试方案
JPH11194368A (ja) * 1997-10-14 1999-07-21 Samsung Electron Co Ltd 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2002214638A (ja) * 2000-10-31 2002-07-31 Samsung Electronics Co Ltd 制御信号部及びその製造方法とこれを含む液晶表示装置及びその製造方法
JP2002176139A (ja) * 2000-12-06 2002-06-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
KR100870013B1 (ko) 2008-11-21
TWI289718B (en) 2007-11-11
US6927420B2 (en) 2005-08-09
JP2004088113A (ja) 2004-03-18
US7355206B2 (en) 2008-04-08
CN1501153A (zh) 2004-06-02
TW200500763A (en) 2005-01-01
US20060011920A1 (en) 2006-01-19
KR20040018784A (ko) 2004-03-04
JP4662700B2 (ja) 2011-03-30
US20040113149A1 (en) 2004-06-17

Similar Documents

Publication Publication Date Title
CN100346218C (zh) 薄膜晶体管阵列面板及其制造方法
CN1165970C (zh) 供液晶显示器用薄膜晶体管阵列面板及其制造方法
TWI357590B (en) Thin film transistor array panel and liquid crysta
CN1222043C (zh) 平板显示器及其制造方法
CN1489217A (zh) 薄膜晶体管阵列面板
CN1801479A (zh) 制造包括塑料基板的柔性薄膜晶体管阵列板的方法
CN101079429A (zh) 薄膜晶体管阵列基板及其制造方法
CN1540426A (zh) 液晶显示器、所用的薄膜晶体管阵列板及其制造方法
CN1555506A (zh) 用于液晶显示器的薄膜晶体管面板
CN1491442A (zh) 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1607442A (zh) 液晶显示面板及其制造方法
CN1517771A (zh) 薄膜晶体管阵列面板及其制造方法
CN1917202A (zh) 布线结构、布线制造方法、薄膜晶体管基板及其制造方法
CN1727976A (zh) 液晶显示器的阵列基板及其制造方法
CN1670909A (zh) 薄膜晶体管阵列面板及其制造方法
CN1825571A (zh) 薄膜晶体管阵列面板及其制造方法
CN1714431A (zh) 用于液晶显示装置的薄膜晶体管基板及其制造方法
CN1822352A (zh) 薄膜晶体管阵列面板及其制造方法
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
CN1627168A (zh) 薄膜晶体管阵列面板及其制造方法
CN1773341A (zh) 制造柔性显示装置的方法
CN1580917A (zh) 薄膜晶体管阵列面板及其制造方法
CN1945813A (zh) 薄膜晶体管阵列面板的制造方法
CN1627166A (zh) 薄膜晶体管阵列面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121026

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121026

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071031

Termination date: 20160827