[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN108735585A - 掩模图案的制作方法 - Google Patents

掩模图案的制作方法 Download PDF

Info

Publication number
CN108735585A
CN108735585A CN201710248133.4A CN201710248133A CN108735585A CN 108735585 A CN108735585 A CN 108735585A CN 201710248133 A CN201710248133 A CN 201710248133A CN 108735585 A CN108735585 A CN 108735585A
Authority
CN
China
Prior art keywords
mask
trench
mask material
directly above
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710248133.4A
Other languages
English (en)
Other versions
CN108735585B (zh
Inventor
陈立强
李甫哲
郭明峰
朱贤士
王程钰
庄于臻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710248133.4A priority Critical patent/CN108735585B/zh
Priority to US15/591,132 priority patent/US10032631B1/en
Publication of CN108735585A publication Critical patent/CN108735585A/zh
Application granted granted Critical
Publication of CN108735585B publication Critical patent/CN108735585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明公开一种掩模图案的制作方法，先在基底上形成多个掩模，在掩模之间分别定义出至少一较宽沟槽和一较窄沟槽，接着形成一掩模材料填入较宽沟槽和较窄沟槽，在较宽沟槽正上方的掩模材料上表面较在较窄沟槽正上方的掩模材料上表面低，然后在较宽沟槽正上方的掩模材料上设置光致抗蚀剂，然后蚀刻掩模材料，在蚀刻的同时上表面较低的掩模材料被保护。

Description

掩模图案的制作方法
技术领域
本发明涉及一种掩模图案的制作方法，特别是涉及在形成掩模图案的过程中避免在较宽沟槽的位置发生过蚀刻的方法。
背景技术
半导体集成电路工业已历经快速发展的阶段。集成电路材料以及设计在技术上的进步使得每一代生产的集成电路变得比先前生产的集成电路更小且其电路也变得更复杂。
为了实现这样的进展，集成电路加工和制造上也需要有相同的进步，光刻制作工艺是整个半导体制作流程中很重要的一个关键程序，而光刻制作工艺中很重要的一个关键问题就是缩小关键尺寸(Critical Dimension；CD)。为了突破来自光源的波长的固有解像度的极限，业界发展出侧壁图案转移(Sidewall Image Transfer,SIT)技术，一般来说，侧壁图案转移技术的实施方式通常是先于基板上形成多个牺牲图案，且该些牺牲图案的尺度大于光学光刻的最小曝光极限。接着利用沉积及蚀刻制作工艺，在牺牲图案的侧壁形成间隙壁。由于间隙壁的尺寸小于光学光刻的曝光极限，因此可利用去除间隙壁后，形成蚀刻基板的掩模，进一步将间隙壁的图案转移至基板内。
然而，此方式在经常会发生在图案转移过程中伤害到牺牲图案的侧壁上的间隙壁的问题，损坏了后续掩模的图案。
发明内容
因此，尚需要一种掩模图案的制作方法以克服上述缺点。
根据本发明的优选实施例，一种掩模图案的制作方法，包含提供一基底，基底上覆盖一第一材料层，至少二个第一掩模和二个第二掩模设置于第一材料层上，在两个第一掩模之间定义出一第一沟槽，在两个第二掩模间定义出一第二沟槽，其中第一沟槽的宽度大于第二沟槽的宽度，接着形成一第二材料层顺应地覆盖第一沟槽和第二沟槽，一第一掩模材料填入第一沟槽并且凸出于第一沟槽、第一掩模材料填入第二沟槽并且凸出于第二沟槽，一第二掩模材料覆盖第一掩模材料，之后形成一第三掩模材料覆盖位于第一沟槽的正上方的第二掩模材料，曝露出位于第二沟槽正上方的第二掩模材料，然后以第三掩模材料为掩模，移除位于第二沟槽正上方的第二掩模材料，接着在移除位于第二沟槽正上方的第三掩模材料后，以第二掩模材料为掩模，薄化位于第二沟槽正上方的第一掩模材料以及薄化位于第一沟槽正上方的第一掩模材料，直至曝露出位于第二沟槽的侧壁上和第一沟槽的侧壁上的第二材料层，接续完全移除第二掩模材料，然后移除接触第一沟槽的侧壁的第二材料层以形成二个第三沟槽，并且移除接触第二沟槽的侧壁的第二材料层以形成二个第四沟槽，最后在形成第三沟槽和第四沟槽后，以第一掩模材料、第一掩模和第二掩模为掩模，移除部分的第一材料层以形成一掩模图案。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1至图6为本发明的优选实施例所绘示的掩模图案的制作方法示意图；
图7是以掩模图案为掩模形成浅沟槽隔离沟槽的方法示意图。
主要元件符号说明
10基底
12第一材料层
14氧化硅层
16非晶硅层
18氮化硅层
20第一掩模
22第二掩模
24第三掩模
26第一沟槽
28第二沟槽
30有机介电层
32含硅底部抗反射层
34第二材料层
36第一掩模材料
38凹槽
40侧壁
42底部
44第二掩模材料
46第三掩模材料
48第三沟槽
50第四沟槽
52第五沟槽
54掩模图案
56沟槽
100 主动元件区
200 周边电路区
具体实施方式
图1至图6为根据本发明的优选实施例所绘示的掩模图案的制作方法。如图1所示，首先提供一基底10，基底10分为一主动元件区100和周边电路区200，基底10包含一硅基底、一锗基底、一砷化镓基底、一硅锗基底、一磷化铟基底、一氮化镓基底、一碳化硅基底或是一硅覆绝缘基底。基底10上覆盖一第一材料层12，第一材料层12可以为单层材料或多层堆叠材料，第一材料层12可以包含氧化硅、非晶硅、氮化硅、氮氧化硅等材料，根据本发明的优选实施例，第一材料层12为多层堆叠材料包含一氧化硅层14、一非晶硅层16和一氮化硅层18由下至上堆叠。至少二个第一掩模20、至少二个第二掩模22和至少一第三掩模24覆盖第一材料层12，第一掩模20和第三掩模24都设置于周边电路区200而第二掩模22则设置于主动元件区100，在本发明图示中以二个第一掩模20，二个第二掩模22和一个第三掩模24为例，但第一掩模20、第二掩模22和第三掩模24的数量可以依产品需求而调整。在相邻的两第一掩模20之间定义出一第一沟槽26，在相邻的两第二掩模22间定义出一第二沟槽28，值得注意的是第一沟槽26的宽度W1大于第二沟槽28的宽度W2。根据本发明的一优选实施例，第一沟槽26的宽度W1大于250纳米，第二沟槽28的宽度W2介于45纳米至55纳米之间。另外第一掩模20可以包含堆叠材料，例如一有机介电层30和一含硅底部抗反射层(silicon-containing hard mask bottom anti-reflection coating,SHB)32所组成，有机介电层30在含硅底部抗反射层32的下方，同样地第二掩模22和第三掩模24也同样各自包含有机介电层30和含硅底部抗反射层32，并且有机介电层30在含硅底部抗反射层32的下方。
接着形成一第二材料层34顺应地覆盖第一掩模20、第二掩模22和第三掩模24，第二材料层34也顺应地覆盖第一沟槽26和第二沟槽28，第二材料层34较佳为氧化硅，然后全面形成一第一掩模材料36覆盖第二材料层34，详细来说第一掩模材料36填入第一沟槽26和第二沟槽28，并且第一掩模材料36凸出于第一沟槽26和第二沟槽28，此外第一掩模材料36覆盖在第三掩模24上。第一掩模材料36较佳是利用旋转涂布的方式制作，理论上旋转涂布的方式所制作出的第一掩模材料36应该具有平坦化的上表面，但实际上因为第一沟槽26的宽度W1大于第二沟槽28的宽度W2，所以在第一沟槽26正上方的第一掩模材料36的上表面会低于在第二沟槽28正上方的第一掩模材料36的上表面，而在第三掩模24正上方的第一掩模材料36的上表面会高于在第一沟槽26正上方的第一掩模材料36的上表面，第一掩模材料36较佳为有机介电层，此外在第一沟槽26正上方的第一掩模材料36的上表面轮廓会受到下方的第一沟槽26的轮廓影响，所以会形成一凹槽38，凹槽38包含二侧壁40和一底部42。
接续再形成一第二掩模材料44覆盖第一掩模材料36，由于第一掩模材料36的上表面在第一沟槽26的正上方、第二沟槽28的正上方和第三掩模24的正上方的高度不同，所以第二掩模材料44的上表面在第一沟槽26的正上方、第二沟槽28的正上方和第三掩模24的正上方的高度也不同，详细来说，在第一沟槽26正上方的第二掩模材料44的上表面会低于在第二沟槽28正上方的第二掩模材料44的上表面，而在第三掩模24正上方的第二掩模材料44的上表面会高于在第一沟槽26正上方的第二掩模材料44的上表面。第二掩模材料44较佳为含硅底部抗反射层。
形成一第三掩模材料46覆盖位于第一沟槽26的正上方的第二掩模材料44，曝露出位于第二沟槽28正上方的第二掩模材料44，此外在第三掩模24正上方的第二掩模材料44也曝露出来，换而言之只有在第一沟槽26的正上方的第二掩模材料44被第三掩模材料46覆盖，而第三掩模材料46重叠凹槽38的底部42和二个侧壁40，第三掩模材料46可以只重叠部分的各个侧壁40，也可以重叠全部的侧壁40。但是第三掩模材料46不可以重叠在第一沟槽26的侧壁上的第二材料层34。换句话说，第三掩模材料46的宽度W3比第一沟槽26的宽度W1小。此外第三掩模材料46较佳为光致抗蚀剂。
如图2所示，以第三掩模材料46为掩模，移除部分的第二掩模材料44，在此步骤中，在第二沟槽28正上方、第二掩模22正上方、第一掩模20正上方、第三掩模24正上方的第二掩模材料44都被移除，移除方式可以使用干蚀刻，在移除第二掩模材料44的过程中，第三掩模材料46通常会被消耗完，若是还有残留的第三掩模材料46，在完成移除第二掩模材料44的步骤后，再把第三掩模材料46完全移除。
如图3所示，以第二掩模材料44为掩模，并且以第二材料层34为停止层，薄化位于第二沟槽28正上方的第一掩模材料36以及薄化位于第一沟槽26正上方的第一掩模材料36，直至曝露出位于第二掩模22的上方、第二沟槽28的侧壁上、第三掩模24的上方、第一掩模20的上方和第一沟槽26的侧壁上的第二材料层34，详细来说，在第二掩模22的正上方、第二沟槽28的正上方、第一掩模20的正上方、第三掩模24的正上方和第一沟槽26的正上方未被第二掩模材料44覆盖的第一掩模材料36都被薄化，薄化的方式可以利用蚀刻方式，此时在第二沟槽28内的第一掩模材料36的上表面和在第二沟槽28侧壁上的第二材料层34的上表面切齐，另外在第一沟槽26正上方的第一掩模材料36的上表面则是高于在第一沟槽36侧壁上的第二材料层34的上表面。
如图4所示，完全移除第二掩模材料44，然后移除第一掩模材料36、第二材料层34、第一掩模20中的含硅底部抗反射层32、第二掩模22中的含硅底部抗反射层32和第三掩模24中的含硅底部抗反射层32，直到第一掩模20的有机介电层30、第二掩模22的有机介电层30和第三掩模24的有机介电层30曝露出来，移除步骤才停止，此时余留下第二材料层34、在第一沟槽26内的第一掩模材料36、第一掩模20的有机介电层30、第二掩模22的有机介电层30和第三掩模24的有机介电层30，第一沟槽26正上方的第一掩模材料36的上表面高于第一沟槽26侧壁上的第二材料层34的上表面，而第二材料层34的上表面、第一掩模20内的有机介电层30的上表面、第二掩模22内的有机介电层30的上表面、第三掩模24内的有机介电层30的上表面和在第一沟槽26之外的第一掩模材料36的上表面都切齐。移除方式较佳利用干蚀刻以回蚀刻的方式进行。
如图5所示，移除接触第一沟槽26的侧壁的第二材料层34以形成二个第三沟槽48、移除接触第二沟槽28的侧壁的第二材料层34以形成二个第四沟槽50、移除在剩余的第三掩模24的侧壁的第二材料层34以形成二个第五沟槽52。如图6所示，以第一掩模材料36、剩余的第一掩模20、剩余的第二掩模22和剩余的第三掩模24为掩模，移除部分的第一材料层12以形成一掩模图案54，移除方式较佳利用蚀刻方式，第一掩模材料36、剩余的第一掩模20、剩余的第二掩模22和剩余的第三掩模24都是有机介电层，在移除第一材料层12时，第一掩模材料36、剩余的第一掩模20、剩余的第二掩模22和剩余的第三掩模24相较于第一材料层12具有相同的蚀刻选择比，因此都会被耗损，在本实施例中第一掩模材料36、剩余的第一掩模20、剩余的第二掩模22和剩余的第三掩模24完全被消耗完，若是未被消耗完，在形成掩模图案54后，全面将第一掩模材料36、剩余的第一掩模20、剩余的第二掩模22和剩余的第三掩模24移除。如图7所示，以掩模图案54为掩模，移除部分的基底10，形成多个沟槽56后，将掩模图案54移除在主动元件区100的沟槽56在后续可用来制作浅沟槽隔离，而在周边电路区200中的沟槽在后续可用来制作对准标记，但沟槽56不限于上述之用，其它应用方式可视元件需求而变化。
当有掩模材料需要同时填入较宽沟槽和较窄沟槽的情况下，即使采用旋转涂布的方式，在较宽沟槽正上方的掩模材料的上表面还是会比在较窄沟槽正上方的掩模材料的上表面低，因此在蚀刻制作工艺之前，本发明特意在较宽沟槽正上方的掩模材料上设置光致抗蚀剂以在掩模材料较低的部分上形成掩模，所以蚀刻时掩模材料较高的部分在蚀刻制作工艺中被蚀刻，在同时掩模材料较低的部分则被保护，如此可以避免在蚀刻完成前掩模材料较低的部分已经被消耗完，造成掩模材料下的其它材料层受损。此外，虽然本发明实施例中的较宽沟槽(第一沟槽)是设置在周边电路区，但在其它实施例中，较宽沟槽可以设置在主动元件区内靠近周边电路区的地方。又或者较宽沟槽和较窄沟槽可以同时都在主动元件区或是都在周边电路区中。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (9)

1.一种掩模图案的制作方法，包含：
提供一基底，该基底上覆盖一第一材料层，至少二第一掩模和二第二掩模覆盖该第一材料层，该二第一掩模之间定义出一第一沟槽，该二第二掩模间定义出一第二沟槽，其中该第一沟槽的宽度大于该第二沟槽的宽度，形成一第二材料层顺应地覆盖该第一沟槽和该第二沟槽，一第一掩模材料填入该第一沟槽并且凸出于第一沟槽、该第一掩模材料填入该第二沟槽并且凸出于该第二沟槽，一第二掩模材料覆盖该第一掩模材料；
形成一第三掩模材料，覆盖位于该第一沟槽的正上方的该第二掩模材料，曝露出位于该第二沟槽正上方的该第二掩模材料；
以该第三掩模材料为掩模，移除位于该第二沟槽正上方的该第二掩模材料；
在移除位于该第二沟槽正上方的该第三掩模材料后，以该第二掩模材料为掩模，薄化位于该第二沟槽正上方的该第一掩模材料以及薄化位于该第一沟槽正上方的该第一掩模材料，直至曝露出位于该第二沟槽的侧壁上和该第一沟槽的侧壁上的该第二材料层；
完全移除该第二掩模材料；
移除接触该第一沟槽的侧壁的该第二材料层以形成二个第三沟槽，并且移除接触该第二沟槽的侧壁的该第二材料层以形成二个第四沟槽；以及
形成该二个第三沟槽和该二个第四沟槽后，以该第一掩模材料、该二第一掩模和该二第二掩模为掩模，移除部分的该第一材料层以形成一掩模图案。
2.如权利要求1所述的掩模图案的制作方法，还包含：以该掩模图案为掩模，移除部分的该基底，形成多个沟槽。
3.如权利要求1所述的掩模图案的制作方法，其中在形成该第三掩模材料之前，在该第一沟槽正上方的该第一掩模材料的上表面低于在该第二沟槽正上方的该第一掩模材料的上表面。
4.如权利要求3所述的掩模图案的制作方法，其中在该第一沟槽正上方的该第一掩模材料的上表面形成一凹槽，该凹槽包含二侧壁和一底部，该第三掩模材料重叠该凹槽的该二侧壁和该底部。
5.如权利要求1所述的掩模图案的制作方法，其中在形成该第三掩模材料后，位于该二第一掩模的正上方的第二掩模材料以及位于该二第二掩模的正上方的第二掩模材料未被该第三掩模材料覆盖。
6.如权利要求1所述的掩模图案的制作方法，其中该第二材料层顺应地覆盖该二第一掩模和该二第二掩模。
7.如权利要求1所述的掩模图案的制作方法，其中各该第一掩模的上表面和各该第二掩模的上表面切齐。
8.如权利要求1所述的掩模图案的制作方法，其中该第一沟槽的宽度大于250纳米，该第二沟槽的宽度介于45纳米至55纳米之间。
9.如权利要求1所述的掩模图案的制作方法，其中该第三掩模材料的宽度小于该第一沟槽的宽度，并且该第三掩模材料不重叠位于该第一沟槽的侧壁上的该第二材料层。
CN201710248133.4A 2017-04-17 2017-04-17 掩模图案的制作方法 Active CN108735585B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710248133.4A CN108735585B (zh) 2017-04-17 2017-04-17 掩模图案的制作方法
US15/591,132 US10032631B1 (en) 2017-04-17 2017-05-10 Method of fabricating mask pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710248133.4A CN108735585B (zh) 2017-04-17 2017-04-17 掩模图案的制作方法

Publications (2)

Publication Number Publication Date
CN108735585A true CN108735585A (zh) 2018-11-02
CN108735585B CN108735585B (zh) 2019-06-28

Family

ID=62874309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710248133.4A Active CN108735585B (zh) 2017-04-17 2017-04-17 掩模图案的制作方法

Country Status (2)

Country Link
US (1) US10032631B1 (zh)
CN (1) CN108735585B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475648B1 (en) * 2018-05-01 2019-11-12 United Microelectronics Corp. Method for patterning a semiconductor structure
US11398377B2 (en) 2020-01-14 2022-07-26 International Business Machines Corporation Bilayer hardmask for direct print lithography

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254218A (en) * 1992-04-22 1993-10-19 Micron Technology, Inc. Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer
CN1209650A (zh) * 1997-08-25 1999-03-03 三菱电机株式会社 半导体装置及其制造方法
CN101118869A (zh) * 2006-08-02 2008-02-06 力晶半导体股份有限公司 隔离结构的制造方法
CN103367224A (zh) * 2012-03-31 2013-10-23 联华电子股份有限公司 在基板中形成沟槽的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US7696101B2 (en) * 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
US8852851B2 (en) * 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
KR100822622B1 (ko) 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US9318330B2 (en) 2012-12-27 2016-04-19 Renesas Electronics Corporation Patterning process method for semiconductor devices
US9165770B2 (en) * 2013-09-26 2015-10-20 GlobalFoundries, Inc. Methods for fabricating integrated circuits using improved masks
US9779960B2 (en) * 2015-06-01 2017-10-03 Globalfoundries Inc. Hybrid fin cutting processes for FinFET semiconductor devices
US9818611B2 (en) * 2015-09-24 2017-11-14 Tokyo Electron Limited Methods of forming etch masks for sub-resolution substrate patterning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254218A (en) * 1992-04-22 1993-10-19 Micron Technology, Inc. Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer
CN1209650A (zh) * 1997-08-25 1999-03-03 三菱电机株式会社 半导体装置及其制造方法
CN101118869A (zh) * 2006-08-02 2008-02-06 力晶半导体股份有限公司 隔离结构的制造方法
CN103367224A (zh) * 2012-03-31 2013-10-23 联华电子股份有限公司 在基板中形成沟槽的方法

Also Published As

Publication number Publication date
CN108735585B (zh) 2019-06-28
US10032631B1 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
US10768526B2 (en) Method of forming patterns
US8883649B2 (en) Sidewall image transfer process
US8802510B2 (en) Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
US8951918B2 (en) Method for fabricating patterned structure of semiconductor device
TWI443742B (zh) 降低凹槽側壁上之條痕的方法
TWI633596B (zh) 形成溝渠的方法
US10475649B2 (en) Patterning method
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
TWI567785B (zh) 半導體裝置圖案化結構之製作方法
US9236240B2 (en) Wafer edge protection
CN113327843A (zh) 半导体结构的形成方法
CN108735585B (zh) 掩模图案的制作方法
CN109962035A (zh) 半导体结构和图像传感器的形成方法
JP2009032872A (ja) 半導体装置の製造方法
CN108389830B (zh) 掩模的制作方法
TWI704647B (zh) 積體電路及其製程
CN108831829A (zh) 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺
KR100944344B1 (ko) 반도체소자의 제조방법
KR100521448B1 (ko) 반도체 소자의 트랜치 소자 분리막 형성 방법
KR100779015B1 (ko) 반도체 소자의 제조 방법
CN116504620A (zh) 半导体结构的制造方法
KR100661722B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR100835420B1 (ko) 반도체장치의 제조방법
KR20050057785A (ko) 플래쉬 메모리소자의 소자분리막 형성방법
KR20040089393A (ko) 오버레이 버니어 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant