CN107742607B - 一种用icp干法刻蚀制作薄膜电阻的方法 - Google Patents
一种用icp干法刻蚀制作薄膜电阻的方法 Download PDFInfo
- Publication number
- CN107742607B CN107742607B CN201710767049.3A CN201710767049A CN107742607B CN 107742607 B CN107742607 B CN 107742607B CN 201710767049 A CN201710767049 A CN 201710767049A CN 107742607 B CN107742607 B CN 107742607B
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- masking
- etching
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 238000001312 dry etching Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000000873 masking effect Effects 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 238000000206 photolithography Methods 0.000 claims abstract 2
- 239000000463 material Substances 0.000 claims description 20
- 239000007769 metal material Substances 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 229910019974 CrSi Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910016570 AlCu Inorganic materials 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 238000001035 drying Methods 0.000 claims 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 238000009616 inductively coupled plasma Methods 0.000 description 22
- 239000007789 gas Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种用ICP干法刻蚀制作薄膜电阻的方法，其特征在于，包括：衬底介质层、薄膜电阻层、掩蔽层、介质层、隔离层和金属层。进行以下步骤：1)在衬底介质层上淀积一层电阻薄膜层。2)在所述电阻薄膜层上淀积一层掩蔽层。3)通过ICP干法刻蚀的方法去除电阻薄膜层和掩蔽层，形成电阻图形。4)在所述电阻图形上淀积一层介质层。利用光刻刻蚀工艺去除多余的介质层，保留端头介质层。5)利用刻蚀工艺去除薄膜电阻层上多余的掩蔽层，保留端头介质层保护下的掩蔽层。6)在电阻图形上淀积隔离层，并在电阻端头刻蚀形成连接孔。7)淀积金属层，填充连接孔，引出电阻。
Description
技术领域
本发明涉及半导体集成电路领域，具体是一种用ICP干法刻蚀制作薄膜电阻的方法。
背景技术
CRSI薄膜电阻较扩散电阻和注入电阻相比，具有温度系数更低、寄生参量更小和阻值范围更宽等优点，因此成为了高精度集成电路和模块电路精密电阻网络的基础。随着集成电路向高精度、高稳定性方向的进一步发展，对组成精密电阻网络的CRSI薄膜电阻的制备工艺提出了更高的要求。
CRSI通常采用湿法刻蚀工艺，但湿法刻蚀对关键尺寸的控制性差，限制了CrSi薄膜的应用。而授予Abbas ALI等人的美国专利US20110086488AL公布了一种利用Cl2和O2刻蚀SICR、SICRC、SICRCO、CRON等薄膜的方法，采用反应离子刻蚀(RIE)工艺，刻蚀速率较慢(60秒内刻蚀34nm的SICRC，反应速率为0.57nm/Sec)，且对衬底的损伤控制困难。
与RIE工艺相比，ICP等离子体中被加工基片带有自偏压，在加工过程中，通过控制基片射频自偏压的大小可以控制等离子体对基片轰击能量的大小，克服了离子轰击能量和等离子体密度不能独立控制的缺点。
发明内容
本发明的目的是解决现有技术中存在的问题，提供一种用ICP干法刻蚀制作薄膜电阻的方法，以实现高的刻蚀速率提高产能，控制对衬底介质损伤，获得高稳定性的CRSI薄膜，扩展CRSI金属薄膜电阻在IC产品中的应用。
为实现本发明目的而采用的技术方案是这样的，一种用感应耦合等离子体(ICP)干法刻蚀制作薄膜电阻的方法，其特征在于，包括：衬底介质层、薄膜电阻层、掩蔽层、介质层、隔离层和金属层。
进行以下步骤：
1)在衬底介质层上淀积一层电阻薄膜层。
2)在所述电阻薄膜层上淀积一层掩蔽层。
3)通过ICP干法刻蚀的方法去除电阻薄膜层和掩蔽层，形成电阻图形。
4)在所述电阻图形上淀积一层介质层。利用光刻刻蚀工艺去除多余的介质层，保留端头介质层。
5)利用刻蚀工艺去除薄膜电阻层上多余的掩蔽层，保留端头介质层保护下的掩蔽层。
6)在电阻图形上淀积隔离层，并在电阻端头刻蚀形成连接孔。
7)淀积金属层，填充连接孔，引出电阻。
进一步，所述步骤1)中的电阻薄膜层为含Cr的金属薄膜，包括CrSi。
进一步，所述步骤2)中的掩蔽层为具有高选择比材料，所述掩蔽层包括Ti或Tin。
所述电阻薄膜层材料与掩蔽层材料的选择比大于等于6。
进一步，所述步骤3)中采用ICP等离子体刻蚀，腔室压力10～30mTorr，ICP RF为200～600w，BIAS RF为80～200w。
所述刻蚀气体包括Cl2、HBr和Ar。刻蚀气体中Cl2为30～100sccm，HBr为10～30sccm，Ar为40～200sccm。
进一步，所述步骤4)中的介质层的介质材料包括SiO2或Si3N4。
进一步，所述步骤6)中的隔离层的材料为Si3N4。
进一步，所述步骤7)中的金属层的材料为导电金属材料，所述金属层包括AlSiCu、Al或AlCu。
本发明的技术效果是毋庸置疑的，本发明具有以下优点：
1)本发明采用ICP干法刻蚀工艺，通过对等离子数量和能量的控制，可以有效的去除薄膜电阻材料，并且对衬底损伤实现了有效的控制。
2)本发明采用的一种制作薄膜电阻的方法，能有效的保证薄膜材料电阻的稳定性，CRSI电阻薄膜的温度系数达-10～+10ppm；
附图说明
图1为本发明中在衬底介质层表面淀积薄膜电阻层和掩蔽层的示意图；
图2为在掩蔽层上形成光刻胶图形的立体图；
图3为干法刻蚀后在衬底介质层上形成了CRSI/掩蔽层图形的立体图；
图4为在电阻图形上淀积介质层的示意图；
图5为干法刻蚀后保留端头介质层示意图；
图6为移除多余掩蔽层后的图形；
图7为在图6中的图形上淀积隔离层的示意图；
图8为在端头形成接触孔的示意图；
图9为金属淀积示意图；
图10为金属引出薄膜电阻的示意图。
图中：衬底介质层1、薄膜电阻层2、掩蔽层3、介质层4、隔离层5和金属层6。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
一种用ICP干法刻蚀制作薄膜电阻的方法，其特征在于，包括：衬底介质层1、薄膜电阻层2、掩蔽层3、介质层4、隔离层5和金属层6。
进行以下步骤：
1)在衬底介质层1上淀积一层电阻薄膜层2。
所述步骤1)中的电阻薄膜层2为含Cr的金属薄膜，包括CrSi。
2)在所述电阻薄膜层2上淀积一层掩蔽层3。
所述步骤2)中的掩蔽层3为具有高选择比材料，所述掩蔽层3包括Ti或Tin。
所述电阻薄膜层2材料与掩蔽层3材料的选择比大于等于6。
3)通过ICP干法刻蚀的方法去除电阻薄膜层2和掩蔽层3，形成电阻图形。
所述步骤3)中采用ICP等离子体刻蚀，腔室压力10～30mTorr，ICP RF为200～600w，BIAS RF为80～200w。
所述刻蚀气体包括Cl2、HBr和Ar。刻蚀气体中Cl2为30～100sccm，HBr为10～30sccm，Ar为40～200sccm。
4)在所述电阻图形上淀积一层介质层4。利用光刻刻蚀工艺去除多余的介质层4，保留端头介质层4。
所述步骤4)中的介质层4的介质材料包括SiO2或Si3N4。
5)利用刻蚀工艺去除薄膜电阻层2上多余的掩蔽层3，保留端头介质层4保护下的掩蔽层3。
6)在电阻图形上淀积隔离层5，并在电阻端头刻蚀形成连接孔。
所述步骤6)中的隔离层5的材料为Si3N4。
7)淀积金属层6，填充连接孔，引出电阻。
所述步骤7)中的金属层6的材料为导电金属材料，所述金属层6包括AlSiCu、Al或AlCu。
实施例2：
一种用ICP干法刻蚀制作薄膜电阻的方法，其特征在于，包括：衬底介质层1、薄膜电阻层2、掩蔽层3、介质层4、隔离层5和金属层6。
进行以下步骤：
1)如图1所示，在衬底介质层1上淀积一层电阻薄膜层2。
所述衬底介质层1绝缘介质；
所述电阻薄膜层2为CrSi，所述电阻薄膜层2厚度为45±5nm；
2)如图1所示在所述电阻薄膜层2上淀积一层掩蔽层3。
所述步骤2)中的掩蔽层3为具有高选择比材料，所述掩蔽层3包括Ti或Tin；所述掩蔽层3的厚度约为10±1nm。
所述电阻薄膜层2材料与掩蔽层3材料的选择比大于等于6。
3)通过ICP干法刻蚀的方法去除电阻薄膜层2和掩蔽层3，形成电阻图形。
3.1)如图2所示，在掩蔽层3上涂覆一层厚度为1.23±0.1um的正性光刻胶，光刻胶经前烘、曝光、后烘、显影图形化后，得到具有所需刻蚀图形的刻蚀掩膜；
3.2)制作好光刻图形后，采用ICP刻蚀机对掩蔽层/CRSI薄膜进行刻蚀，刻蚀参数设置为：
腔室压力为10～30mt，ICP RF为200～600w，BIAS RF为80～200w，Cl2的气体流量为30～100sccm，HBr的气体流量为10～30sccm；Ar的气体流量为40～200sccm；
主刻为终点检测，时间为12～18秒，第二步过刻蚀时间为10±5sec；得到如图3所示的图形。
4)在所述电阻图形上淀积一层介质层4。利用光刻刻蚀工艺去除多余的介质层4，保留端头介质层4。
具体的：在电阻图形上先淀积一层介质层4，经过涂胶、曝光、显影后保留图形端头的光刻胶，利用干法刻蚀去除多余的介质层，得到如图5所示的图形。
所述介质层4为SiO2，厚度为100nm-200nm；
5)利用刻蚀工艺去除薄膜电阻层2上多余的掩蔽层3，保留端头介质层4保护下的掩蔽层3。
具体的：干法刻蚀得到电阻薄膜图形后，去除表面光刻胶，利用刻蚀工艺，去除未被介质层保护下的掩蔽层，得到如图6所示的图形。
在本实施例中，采用刻蚀工艺去除多余掩蔽层，刻蚀时间为120秒～270秒。
6)在电阻图形上淀积隔离层5，并在电阻端头刻蚀形成连接孔。
所述步骤6)中的隔离层5的材料为Si3N4，所述隔离层5的厚度约为90-150nm；
利用干法刻蚀在电阻薄膜端头掩蔽层上刻蚀出一个接触孔，如图7和图8所示。
7)淀积金属层6，填充连接孔，引出电阻。
具体的：如图9所示，在Si3N4薄膜上淀积金属层6，本实施例中的金属层为AlSiCu合金，厚度为2±0.5um，通过光刻刻蚀工艺去除多余的金属材料，得到如10所示的图形。
实施例3：
在本实施例中，采用ICP对CRSI金属层进行刻蚀的具体参数如表1所示：
表1
具体的：
本发明中利用TRIKON公司的OMEGA机台，采用两步刻蚀的方式：
第一步，采用的刻蚀气体为Cl2,HBr和Ar，并通过终点检测的方式，用于刻蚀大部分金属；
本发明中第一步刻蚀采用Cl2,HBr和Ar的流量具体可按照金属薄膜的成分和刻蚀要求进行调节，其中Cl2为主要的刻蚀气体，Ar主要提供物理轰击；HBr用于辅助刻蚀和侧壁保护；
第一步刻蚀通过终点检测的方式检测刻蚀终点，在本实施例中，55±6nm的掩蔽层/CRSI薄膜12～18sec抓到终点，刻蚀速率为2.72～5nm/sec。
第二步，通过调节功率、压强和反应气体比例，去除残余少量金属，保证衬底的损伤控制和侧壁保护。
第二步刻蚀中仍采用上述三种刻蚀气体，但具体流量值有所调整：Cl2和Ar减少，减少对衬底的过量损伤；HBr相对增加，增加侧壁保护，防止底切，同时功率和压强较主刻工步都有降低(具体减少量可根据金属薄膜成分和对衬底的具体要求而定)，去除少量残留金属，降低了刻蚀速率，减少了对衬底介质层的损伤，
在本实施例中，采用感应耦合等离子体(ICP)干法刻蚀工艺，产生高密度、高能量离子和自由基，实现对掩蔽层/CRSI金属材料的高速率、各向异性刻蚀，刻蚀速率可达2.72～5nm/sec；对衬底介质层的损伤控制在10nm内。
为了避免在后续工艺中出现异常，通过干法刻蚀得到电阻图形后，在电阻图形上淀积一层介质层，利用光刻及干法刻蚀工艺，去除多余的介质层，移除光刻胶后，利用刻蚀工艺，去除多余掩蔽层，保留端头介质层保护下的掩蔽层。并在上述图形上淀积隔离层，通过干法刻蚀在端头掩蔽层上开出VIA孔；之后在上述结构上淀积金属层，通过VIA孔引出金属电极，得到CRSI薄膜。
所述CRSI薄膜的常温电阻值和温度系数如表2所示。
表2
| 常温电阻值 | 1561±1Ω/方块 |
| TCR | -10～+10ppm/℃ |
Claims (7)
1.一种用ICP干法刻蚀制作薄膜电阻的方法，其特征在于，包括：衬底介质层(1)、电阻薄膜 层(2)、掩蔽层(3)、介质层(4)、隔离层(5)和金属层(6)；
进行以下步骤：
1)在衬底介质层(1)上淀积一层电阻薄膜层(2)；所述电阻薄膜层(2)厚度为45±5nm；
2)在所述电阻薄膜层(2)上淀积一层掩蔽层(3)；所述步骤2)中的掩蔽层(3)为具有高选择比材料，所述电阻薄膜层(2)材料与掩蔽层(3)材料的选择比大于等于6；所述步骤2)中的掩蔽层3为具有高选择比材料，所述掩蔽层(3)的厚度为10±1nm；3)通过ICP干法刻蚀的方法去除电阻薄膜层(2)和掩蔽层(3)，形成电阻图形；
4)在所述电阻图形上淀积一层介质层(4)；利用光刻刻蚀工艺去除多余的介质层(4)，保留端头介质层(4)；
5)利用刻蚀工艺去除电阻薄膜 层(2)上多余的掩蔽层(3)，保留端头介质层(4)保护下的掩蔽层(3)；
6)在电阻图形上淀积隔离层(5)，并在电阻端头刻蚀形成连接孔；
7)淀积金属层(6)，填充连接孔，引出电阻。
2.根据权利要求1所述的一种用ICP干法刻蚀制作薄膜电阻的方法，其特征在于：所述步骤1)中的电阻薄膜层(2)为含Cr的金属薄膜，包括CrSi。
3.根据权利要求1所述的一种用ICP干法刻蚀制作薄膜电阻的方法，其特征在于：所述步骤2)中，掩蔽层(3)包括Ti或Tin。
4.根据权利要求1所述的一种用ICP干法刻蚀制作薄膜电阻的方法，其特征在于：所述步骤3)中采用ICP等离子体刻蚀，腔室压力10～30mTorr，ICP RF为200～600w，BIAS RF为80～200w；
所述刻蚀气体包括Cl2、HBr和Ar；刻蚀气体中Cl2为30～100sccm，HBr为10～30sccm，Ar为40～200sccm。
5.根据权利要求1所述的一种用ICP干法刻蚀制作薄膜电阻的方法，其特征在于：所述步骤4)中的介质层(4)的介质材料包括SiO2或Si3N4。
6.根据权利要求1所述的一种用ICP干法刻蚀制作薄膜电阻的方法，其特征在于：所述步骤6)中的隔离层(5)的材料为Si3N4。
7.根据权利要求1所述的一种用ICP干法刻蚀制作薄膜电阻的方法，其特征在于：所述步骤7)中的金属层(6)的材料为导电金属材料，所述金属层(6)包括AlSiCu、Al或AlCu。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710767049.3A CN107742607B (zh) | 2017-08-31 | 2017-08-31 | 一种用icp干法刻蚀制作薄膜电阻的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710767049.3A CN107742607B (zh) | 2017-08-31 | 2017-08-31 | 一种用icp干法刻蚀制作薄膜电阻的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107742607A CN107742607A (zh) | 2018-02-27 |
| CN107742607B true CN107742607B (zh) | 2021-05-11 |
Family
ID=61235876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710767049.3A Active CN107742607B (zh) | 2017-08-31 | 2017-08-31 | 一种用icp干法刻蚀制作薄膜电阻的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107742607B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110993582B (zh) * | 2019-10-31 | 2022-04-08 | 重庆中科渝芯电子有限公司 | 金属薄膜电阻、应用金属薄膜电阻的集成电路和制造方法 |
| TWI705462B (zh) * | 2019-12-18 | 2020-09-21 | 光頡科技股份有限公司 | 薄膜電阻元件及其製造方法 |
| CN111510093B (zh) * | 2020-04-27 | 2023-10-03 | 济南晶正电子科技有限公司 | 一种用于制作体声波器件的压电薄膜体及其制备方法 |
| CN112186103B (zh) * | 2020-10-12 | 2024-03-19 | 北京飞宇微电子电路有限责任公司 | 一种电阻结构及其制作方法 |
| CN113410382B (zh) * | 2021-06-15 | 2022-11-29 | 西安微电子技术研究所 | 一种铬硅系薄膜电阻及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165862A (en) * | 1997-08-29 | 2000-12-26 | Denso Corporation | Method of producing a thin film resistor |
| US9238870B2 (en) * | 2009-10-12 | 2016-01-19 | Texas Instruments Incorporated | Plasma etch for chromium alloys |
| JP5656010B2 (ja) * | 2009-12-04 | 2015-01-21 | ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置 |
| CN102737983B (zh) * | 2012-07-05 | 2015-06-17 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
| CN203481182U (zh) * | 2013-09-23 | 2014-03-12 | 中芯国际集成电路制造(北京)有限公司 | 刻蚀设备 |
| CN105261588B (zh) * | 2014-07-17 | 2017-06-23 | 南通威倍量子科技有限公司 | 超高精密硅基通孔图形结构的制备方法 |
| JP6356516B2 (ja) * | 2014-07-22 | 2018-07-11 | 東芝メモリ株式会社 | プラズマ処理装置およびプラズマ処理方法 |
-
2017
- 2017-08-31 CN CN201710767049.3A patent/CN107742607B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107742607A (zh) | 2018-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107742607B (zh) | 一种用icp干法刻蚀制作薄膜电阻的方法 | |
| CN109119330B (zh) | 一种半导体器件的形成方法 | |
| US6872655B2 (en) | Method of forming an integrated circuit thin film resistor | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| CN103811310B (zh) | 电阻结构及其形成方法 | |
| JP2001308076A (ja) | 半導体装置の製造方法 | |
| TW541618B (en) | Manufacturing method of semiconductor device | |
| KR100434887B1 (ko) | 반도체 장치의 제조 방법 | |
| JP5164446B2 (ja) | 半導体素子の微細パターン形成方法 | |
| CN109904145A (zh) | 一种薄膜电阻的制造方法 | |
| TW200532800A (en) | Method for fabricating a hard mask polysilicon gate | |
| CN108598259A (zh) | 一种薄膜电阻的制备方法 | |
| CN113410382B (zh) | 一种铬硅系薄膜电阻及其制备方法 | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| CN117096102B (zh) | 一种干法刻蚀通孔的方法 | |
| KR100532748B1 (ko) | 반도체 소자의 금속 배선층 제조 방법 | |
| KR100617044B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS621230A (ja) | パタ−ン形成方法 | |
| KR100875795B1 (ko) | 반도체 장치 형성 방법 | |
| CN115867126A (zh) | 一种用反应溅射和薄膜退火制作薄膜电阻的方法 | |
| CN115458480A (zh) | 一种金属互连层腐蚀方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPS6028248A (ja) | 半導体装置の製造方法 | |
| JPS6059722B2 (ja) | 薄膜抵抗素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |