[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN107068659B - 一种扇出型芯片集成天线封装结构及方法 - Google Patents

一种扇出型芯片集成天线封装结构及方法 Download PDF

Info

Publication number
CN107068659B
CN107068659B CN201710258021.7A CN201710258021A CN107068659B CN 107068659 B CN107068659 B CN 107068659B CN 201710258021 A CN201710258021 A CN 201710258021A CN 107068659 B CN107068659 B CN 107068659B
Authority
CN
China
Prior art keywords
antenna
substrate
layer
functional chip
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710258021.7A
Other languages
English (en)
Other versions
CN107068659A (zh
Inventor
李君�
陈�峰
汪鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201710258021.7A priority Critical patent/CN107068659B/zh
Publication of CN107068659A publication Critical patent/CN107068659A/zh
Application granted granted Critical
Publication of CN107068659B publication Critical patent/CN107068659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明实施例提供了一种扇出型芯片集成天线封装结构及方法，该结构包括：至少一个功能芯片和至少一个天线结构，至少一个功能芯片和至少一个天线结构封装为一体结构，且功能芯片的第一表面和天线结构的第一表面设置于一体结构的第一侧，功能芯片的第一表面设置有第一焊盘，天线结构的第一表面设置有第二焊盘，天线结构中包括基底以及位于基底的第一表面的反射金属层，以及位于与基底的第一表面相对的所述基底的第二表面的天线平面；形成在一体结构的第一侧的重布线层。本发明实施例提供一种扇出型芯片集成天线封装结构及方法，解决扇出型封装内天线集成，避免了印刷电路板和封装结构之间的焊球高度影响天线性能弊病。

Description

一种扇出型芯片集成天线封装结构及方法
技术领域
本发明涉及半导体制造技术领域，尤其设计一种扇出型芯片集成天线封装结构及方法。
背景技术
随着4G/5G通讯系统、物联网、毫米波无线通讯等高频系统的商业应用越来越广泛，特别是短距离高数据无线传输系统、被动成像系统、汽车雷达系统等，对于高性能、小型化、高集成度以及低成本要求越来越高。
因此，为了降低系统互连的寄生参数影响，越来越多的无源系统集成在封装体内。天线是通讯系统中典型的无源器件，2000s业界陆续开展天线封装(Antenna-in-package，AiP)研究，主要集中采用LTCC、LCP等基材与有源芯片的集成。随着扇出型封装在汽车雷达等高频领域的应用，以天线为代表的无源器件也开始集成在扇出型封装中。
现有技术中基于扇出型封装的AiP研究特点主要有：天线结构为代表的无源器件也开始集成在扇出型封装中，均采用印刷电路板的表面金属层作为信号的反射平面，因此印刷电路板和封装结构之间的焊球的高度会影响天线性能。
发明内容
有鉴于此，本发明实施例提供一种扇出型芯片集成天线封装结构及方法，解决扇出型封装内天线集成，避免了印刷电路板和封装结构之间的焊球高度影响天线性能弊病。
第一方面，本发明实施例提供了一种扇出型芯片集成天线封装结构，包括：
至少一个功能芯片和至少一个天线结构，且所述天线结构两表面间为高介电常数介质，所述至少一个功能芯片和所述至少一个天线结构封装为一体结构，且所述功能芯片的第一表面和所述天线结构的第一表面设置于所述一体结构的第一侧，所述功能芯片的第一表面设置有第一焊盘，所述天线结构的第一表面设置有第二焊盘，所述天线结构中包括基底以及位于所述基底的第一表面的反射金属层，以及位于与所述基底的第一表面相对的所述基底的第二表面的天线平面，所述天线平面通过贯穿所述基底的金属导电过孔与第二焊盘电连接；形成在所述一体结构的第一侧的重布线层，所述重布线层与所述第一焊盘和所述第二焊盘均电连接；
形成在所述重布线层上方的钝化层，所述钝化层覆盖所述重布线层且暴露出至少一个对外连接点。
可选地，所述基底为硅基底、氮化镓基底，砷化镓基底等半导体基底任意一种，也可以是陶瓷基底、树脂基底、玻璃基底等绝缘基底任意一种。
可选地，所述天线结构的第二表面外侧形成有第一保护层，所述第一保护层暴露出所述一体结构。
可选地，所述功能芯片中与其第一表面相对的第二表面暴露出所述一体结构，所述一体结构的与其第一侧相对的第二侧外设置有第二保护层。
可选地，所述第一保护层为环氧树脂、聚酰亚胺、苯并环丁烯和聚苯并恶矬中的任意一种。
可选地，所述第二保护层为环氧树脂、聚酰亚胺、苯并环丁烯和聚苯并恶矬中的任意一种；
可选地，所述对外连接点上形成有焊球。
可选地，所述第一保护层的厚度范围为大于等于5um小于等于50um。
可选地，所述第二保护层的厚度范围大于等于10um小于等于100um。
第二方面，本发明实施例提供了一种扇出型芯片集成天线封装结构的制作方法，包括：
提供至少一个功能芯片和至少一个天线结构结构，所述天线结构中两表面间为高介电常数介质，并将所述至少一个功能芯片和所述至少一个天线结构封装为一体结构，且所述功能芯片的第一表面和所述天线结构的第一表面设置于所述一体结构的第一侧，所述功能芯片的第一表面设置有第一焊盘，所述天线结构的第一表面设置有第二焊盘，所述天线结构中包括基底以及位于所述基底的第一表面的反射金属层，以及位于与所述基底的第一表面相对的所述基底的的第二表面的天线平面；
在所述一体结构的第一侧形成重布线层，所述重布线层与所述第一焊盘和所述第二焊盘均电连接；
在所述重布线层上方形成钝化层，所述钝化层覆盖所述重布线层且暴露出至少一个对外连接点。
本发明实施例提供了一种扇出型芯片集成天线封装结构及方法，将重布线层将功能芯片的焊盘和天线结构的天线电连接，实现了将功能芯片的电信号到天线结构的传输。功能芯片的电信号的传输路径为第一焊盘、重布线层，第二焊盘和天线结构的天线平面。相比现有技术中，将反射金属层做在对外连接点之外示例性地为与焊球连接的印刷电路板的表面金属层，电信号传输的路径长，传输路径边长是由于电信号会穿越对外连接点，还会穿越对外连接点与反射金属层之间的空气介质以及其他结构示例性地为焊球，焊球的高度会影响天线结构的性能。因此本发明实施例提供的扇出型芯片集成天线封装结构将反射金属层设置在天线结构的第一表面，缩短了电信号传输的路径，避免了印刷电路板和封装结构之间的焊球高度影响天线性能弊病，减少了天线结构性能受损的影响因素。
附图说明
下面将通过参照附图详细描述本发明或现有技术的示例性实施例，使本领域的普通技术人员更清楚本发明的上述及其他特征和优点。
图1为本发明实施例一提供的一种扇出型芯片集成天线封装结构的结构示意图；
图2为本发明实施例一提供的一种扇出型芯片集成天线封装结构的结构示意图；
图3为本发明实施例一提供的一种扇出型芯片集成天线封装结构的结构示意图；
图4为本发明实施例一提供的一种扇出型芯片集成天线封装结构的结构示意图；
图5为本发明实施例二提供的一种扇出型芯片集成天线封装结构的制备方法流程图；
图6为本发明实施例二提供的一种扇出型芯片集成天线封装结构的制备方法流程图；
图7本发明实施例二提供的一种扇出型芯片集成天线封装结构的结构示意图；
图8本发明实施例二提供的一种扇出型芯片集成天线封装结构的结构示意图；
图9为本发明实施例二提供的一种扇出型芯片芯片集成天线封装结构的制备方法流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
本发明实施例提供了一种扇出型芯片集成天线封装结构，包括：至少一个功能芯片10和至少一个天线结构20，需要说明的是，通过塑封层34将至少一个功能芯片10和至少一个天线结构20封装为一体结构30，且功能芯片10的第一表面11和天线结构20的第一表面21设置于一体结构30的第一侧，功能芯片10的第一表面11设置有第一焊盘12，天线结构20的第一表面21设置有第二焊盘22，天线结构20中包括基底26以及位于基底26的第一表面21的反射金属层23，以及位于与基底26的第一表面21相对的第二表面24的天线平面25；天线平面25通过贯穿基底26的导电过孔27与第二焊盘22电连接；形成在一体结构30的第一侧的重布线层32，重布线层32与第一焊盘12和第二焊盘22均电连接；形成在重布线层32上方的钝化层33，钝化层覆盖重布线层32且暴露出至少一个对外连接点32C。需要说明的是，重布线层32包括第一重布线层32A，第二层重布线层32B，重布线层导电过孔32D，用于连接第一重布线层32A和第二重布线层32B，还用于连接第一重布线层与第一焊盘12，与第二焊盘22，重布线层32还包括对外连接点32C。
需要说明的是，功能芯片10的选取相关从业人员根据芯片的功能，选择合适的芯片类型。重布线层32以及第二焊盘22和导电过孔27将功能芯片10的焊盘12和天线结构20的天线平面25电连接，实现了将功能芯片10的电信号到天线结构20的传输。功能芯片10的电信号的传输路径为第一焊盘12、重布线层32，第二焊盘22、导电过孔27和天线结构20的天线平面25。相比现有技术中，将反射金属层23做在对外连接点32C之外示例性地为与焊球连接的印刷电路板的表面金属层，电信号传输的路径长，传输路径边长是由于电信号会穿越对外连接点32C，还会穿越对外连接点32C与反射金属层23之间的空气介质以及其他结构示例性地为焊球，焊球的高度会影响天线结构的性能。因此本发明实施例提供的扇出型芯片集成天线封装结构将反射金属层设置在天线结构的第一表面，并且与天线贯穿天线结构芯片的天线电连接，缩短了电信号传输的路径，避免了印刷电路板和封装结构之间的焊球的高度会影响天线性能弊病，减少了天线结构芯片性能受损的影响因素。需要说明的是天线平面25的远离基底26的表面示例性地可以涂布一层保护层，用于保护天线平面25本身的金属线路，并且天线平面25在与基底26示例性地也可以涂布一层保护层，用于实现天线平面25与基底26之间的电绝缘，只是在图1中并没有示出。
可选地，在上述技术方案的基础上，天线结构20的基底26为硅基底、氮化镓基底，砷化镓基底等半导体基底任意一种，也可以是陶瓷基底、树脂基底、玻璃基底等绝缘基底任意一种。示例性地，为硅基底时，反射金属层23和天线平面25之间设置有硅基底。即天线结构20的基底26材料为硅基底材料。采用硅基底作为天线介质。需要说明的是，硅基底基底的天线平面25的类型根据天线平面25的图案可以是偶极子天线、环形天线、贴片天线、菱形天线等，还可根据不同应用实现一个天线单元或天线阵列。这些不同图案的天线平面25均会通过导电过孔27贯穿天线结构20的基底26材料。硅基底其相对介电常数较高(11.8)有利于天线或天线阵列小型化。以贴片天线为例，相比常规的高频板材(例如Rogers 5880相对介电常数2.2)作为天线介质，即天线结构20的基底材料，贴片天线的物理尺寸降低了约75％。另外，天线结构20为硅基底芯片，硅基底材料作为基底，属于较为成熟的半导体工艺，有利于工艺加工。电信号传输的介质是天线结构20的基底26材料。可以通过设置基底材料的种类变换基底材料的介电常数。增大基底材料的介电常数，扇出型芯片集成天线封装结构可以使用于低频器件，降低基底材料的介电常数，扇出型芯片集成天线封装结构可以使用于低频器件。天线结构20为硅基底芯片，反射金属层23和天线平面25之间设置有硅基底，硅基底其相对介电常数较高，使得封装结构适用于低频率器件。
可选地，参见图2，天线结构20的第二表面24外侧形成有第一保护层28，第一保护层28暴露出一体结构30。可选地，第一保护层28的材料可以为环氧树脂、聚酰亚胺、苯并环丁烯以及聚苯并恶矬中的任意一种。可选地，第一保护层28的厚度范围为大于等于5um，小于等于50um。合适的厚度既能起到保护天线结构20的第二表面，防止水汽进入天线结构20内部的作用，又能起到避免第一保护层28的厚度太厚，减弱电信号的辐射范围的作用。需要说明的是，第一保护层28的材料选取可以为对电信号损耗较小的材料。因此本发明实施例在天线结构20的第二表面24外侧形成有第一保护层28，一方面是因为天线平面25的表面示用于保护天线平面25本身的金属线路的保护层较薄，示例性地可以在天线结构20的第二表面24外侧继续涂布保护层；另一方面，在天线结构20的第二表面24外侧形成有第一保护层28，而不是用塑封层34来代替第一保护层28的作用，在这里考虑到电信号在通过天线结构20进行传输的过程，应选取电信号损耗较小的材料，第一保护层28相对于普通的塑封层来说对电信号损耗较小。
可选地，参见图3，功能芯片10中与其第一表面11相对的第二表面13暴露出一体结构30，一体结构30的与其第一侧相对的第二侧外设置有第二保护层35。需要说明的是，在垂直与一体结构30的水平方向上，当功能芯片10的高度比天线结构20的高度加上第一保护层28的厚度高的时候，在功能芯片10的第二表面13，在一体结构30的与其第一侧相对的第二侧外设置有第二保护层35可以避免功能芯片10的第二表面13直接暴露在空气中，免受水汽和空气中的灰尘对功能芯片10的损伤。需要说明的是，在垂直与一体结构30的水平方向上，图3示出的第一保护层28相比图2示出的第一保护层28的厚度更厚，其目的在于使得功能芯片10的高度和天线结构20设置了第一保护层28之后的高度相等，便于形成平整的第二保护层35。需要说明的是，天线结构20的第二表面24外侧也可以不设置第一保护层28，天线结构20通过天线平面表面的保护层来保护天线结构。这样，在垂直与一体结构30的水平方向上，当功能芯片10的高度比天线结构20的高度高的时候，在功能芯片10的第二表面13，在一体结构30的与其第一侧相对的第二侧外设置有第二保护层35可以避免功能芯片10的第二表面13直接暴露在空气中，免受水汽和空气中的灰尘对功能芯片10的损伤。
可选地，第二保护层35的材料可以为环氧树脂、聚酰亚胺、苯并环丁烯以及聚苯并恶矬中的任意一种。可选地，第二保护层35的厚度范围为大于等于10um，小于等于100um。合适的厚度既能起到功能芯片10的第二表面，防止水汽进入功能芯片10内部的作用，又能起到避免第二保护层35的厚度太厚，减弱电信号的辐射范围的作用。
可选地，在上述技术方案的技术上，参见图4，对外连接点32C上形成有焊球40；封装结构还包括印刷电路板41，焊球40与印刷电路板41电连接。相比现有技术中，将反射金属层23做在对外连接点32C之外，焊球40与印刷电路板41之间，电信号传输的路径变短，焊球40的高度不会影响天线结构20的性能。
实施例二
基于同一发明构思，本发明实施例提供了一种扇出型芯片集成天线封装结构的制作方法，以图1示出的扇出型芯片集成天线封装结构为例，其制备方法参见图5，包括如下步骤：
步骤110、提供至少一个功能芯片和至少一个天线结构，并将至少一个功能芯片和至少一个天线结构封装为一体结构，且功能芯片的第一表面和天线结构的第一表面设置于一体结构的第一侧，功能芯片的第一表面设置有第一焊盘，天线结构的第一表面设置有第二焊盘，天线结构中包括位于第一表面的反射金属层，以及位于与第一表面相对的第二表面的天线平面。
参照图1，提供至少一个功能芯片10和至少一个天线结构20，并将至少一个功能芯片10和至少一个天线结构20封装为一体结构30，且功能芯片10的第一表面11和天线结构20的第一表面21设置于一体结构30的第一侧，功能芯片10的第一表面11设置有第一焊盘12，天线结构20的第一表面21设置有第二焊盘22，天线结构20中包括基底以及位于基底的第一表面21的反射金属层23，以及位于基底的与第一表面21相对的第二表面24的天线平面25。
步骤120、在一体结构的第一侧形成重布线层，重布线层与第一焊盘和第二焊盘均电连接。
参见图1，需要说明的是，重布线层32包括第一重布线层32A，第二层重布线层32B，对外连接点32C以及重布线层导电过孔32D，用于连接第一重布线层32A和第二重布线层32B，重布线层32还包括对外连接点32C。在一体结构30的第一侧形成重布线层32，重布线层32与第一焊盘12和第二焊盘22均电连接；
步骤130、在重布线层上方形成钝化层，钝化层覆盖重布线层且暴露出至少一个对外连接点。
参见图1，在重布线层32上方形成钝化层33，钝化层33覆盖重布线层32且暴露出至少一个对外连接点32C。
本发明实施例提供的扇出型芯片集成天线封装方法，将反射金属层23设置在天线结构20的第一表面21，缩短了电信号传输的路径，避免了现有技术中将反射金属层23做在对外连接点32C之外示例性地为与焊球连接的印刷电路板的表面金属层，避免了印刷电路板和封装结构之间的焊球的高度会影响天线性能弊病，减少了天线结构芯片性能受损的影响因素。
需要说明的是，示例性地以图7为例，本发明实施例提供了天线结构20的制备方法。天线结构20的制作过程具体包括如下步骤，参见图6：
需要说明的是，基底材料可以为半导体材料，示例性地可以包括硅基底、氮化镓基底，砷化镓基底等半导体基底任意一种。当基底材料为半导体材料时，基底还可以称之为衬底。需要说明的是天线平面25远离衬底26的表面示例性地可以涂布一层保护层，用于保护天线平面25本身的金属线路，并且天线平面25在与基底26示例性地也可以涂布一层保护层，用于实现天线平面25与基底26之间的电绝缘。步骤210、准备衬底材料，在衬底第二表面刻蚀并填充成盲孔(即天线结构中的导电过孔)，衬底第二表面形成图形化金属(即天线结构中的天线平面)。
参见图7，准备基底材料26，在基底材料26第二表面24刻蚀并填充形成多个盲孔27(盲孔27即图1中的导电过孔27)，在衬底材料26的表面涂布一层保护层，然后在基底材料26第二表面24形成图形化金属，即图1中的天线平面25，在基衬底材料26盲孔27的表面填充层涂布的保护层用于将衬底26和天线平面之间实现电绝缘，示例性地还可以在天线平面25远离衬底26方向的的表面形成一层保护层用于保护天线平面25的线路，需要说明的是，天线平面25与衬底26之间的保护层和天线平面25在远离衬底26方向的表面的保护层并没有在图7中示出；
步骤220、减薄衬底的第一表面，直至露出贯穿天线结构的导电过孔。
参见图7，减薄衬底的第一表面21，直至露出贯穿天线结构20的盲孔27的导电材料，将盲孔27制备为导电过孔27。
步骤230、在减薄后的衬底的第一表面形成图形化金属(即天线结构中的反射金属层和第二焊盘。
参见图1，在减薄后的衬底26的第一表面21形成图形化金属(即天线结构20中的反射金属层23和第二焊盘22。示例性地，需要说明的是，还需要通过切割工艺将衬底材料26切割成单个天线结构20。
以图8为例，本发明实施例中提供了一体结构30的制备方法，步骤参照图9如下：
步骤310、准备载板。
参见图8，准备载板50。
步骤320、在载板的表面涂布临时键合胶。
参见图8，在载板50的表面涂布临时键合胶51。
步骤330、将功能芯片的第一表面和天线结构的第一表面贴合在临时键合胶的表面。
参见图8，将功能芯片10的第一表面11和天线结构20的第一表面21贴合在临时键合胶51的表面。
步骤340、在功能芯片和天线结构的表面制备塑封层。
参见图8，在功能芯片10和天线结构20的表面制备塑封层34。
步骤350、减薄塑封层，直至露出天线结构的第一保护层；去掉载板和临时键合胶，完成了一体结构的制作。
参见图8，减薄塑封层34，直至露出天线结构20的第一保护层28；去掉载板50和临时键合胶51。
需要说明的是，参照图4，将功能芯片10和天线结构20的一体结构30的第一侧制作重布线层32；重布线层32将功能芯片10的第一焊盘12和天线结构20的第二焊盘22电连接；在重布线层32的表面制备钝化层33；钝化层33露出对外连接点32C；制备焊球40，通过焊球40将一体结构30与印刷电路板41电连接。
可选地，以图3为例，功能芯片10中与其第一表面11相对的第二表面13暴露出一体结构，一体结构的与其第一侧相对的第二侧外设置有第二保护层35。
可选地，第一保护层为环氧树脂、聚酰亚胺、苯并环丁烯和聚苯并恶矬中的任意一种。可选地，所述第二保护层为环氧树脂、聚酰亚胺、苯并环丁烯和聚苯并恶矬中的任意一种。
可选地，所述第一保护层的厚度范围为大于等于5um小于等于50um。
可选地，所述第二保护层的厚度范围大于等于10um小于等于100um。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种扇出型芯片集成天线封装结构，其特征在于，包括：
至少一个功能芯片和至少一个天线结构，所述至少一个功能芯片和所述至少一个天线结构封装为一体结构，且所述功能芯片的第一表面和所述天线结构的第一表面设置于所述一体结构的第一侧，所述功能芯片的第一表面设置有第一焊盘，所述天线结构的第一表面设置有第二焊盘，所述天线结构中包括基底以及位于所述基底的第一表面的反射金属层，以及位于与所述基底的第一表面相对的所述基底的第二表面的天线平面，所述天线平面通过贯穿所述基底的导电过孔与第二焊盘电连接；
形成在所述一体结构的第一侧的重布线层，所述重布线层与所述第一焊盘和所述第二焊盘均电连接；
形成在所述重布线层上方的钝化层，所述钝化层覆盖所述重布线层且暴露出至少一个对外连接点；
所述天线结构的第二表面外侧形成有第一保护层，所述第一保护层暴露出所述一体结构；
所述功能芯片中与其第一表面相对的第二表面暴露出所述一体结构，所述一体结构的与其第一侧相对的第二侧外设置有第二保护层。
2.根据权利要求1所述的封装结构，其特征在于，所述基底为半导体基底或绝缘基底。
3.根据权利要求1所述的封装结构，其特征在于，所述基底为硅基底、氮化镓基底和砷化镓基底中的任意一种，或者陶瓷基底、树脂基底和玻璃基底中的任意一种。
4.根据权利要求1所述的封装结构，其特征在于，所述第一保护层为环氧树脂、聚酰亚胺、苯并环丁烯和聚苯并恶矬中的任意一种。
5.根据权利要求1所述的封装结构，其特征在于，
所述第二保护层为环氧树脂、聚酰亚胺、苯并环丁烯和聚苯并恶矬中的任意一种。
6.根据权利要求1所述的封装结构，其特征在于，所述对外连接点上形成有焊球。
7.根据权利要求1所述的封装结构，其特征在于，
所述第一保护层的厚度范围为大于等于5um小于等于50um。
8.根据权利要求1所述的封装结构，其特征在于，
所述第二保护层的厚度范围大于等于10um小于等于100um。
9.一种扇出型芯片集成天线封装结构的制作方法，其特征在于，包括：
提供至少一个功能芯片和至少一个天线结构，并将所述至少一个功能芯片和所述至少一个天线结构封装为一体结构，且所述功能芯片的第一表面和所述天线结构的第一表面设置于所述一体结构的第一侧，所述功能芯片的第一表面设置有第一焊盘，所述天线结构的第一表面设置有第二焊盘，所述天线结构中包括基底以及位于所述基底的第一表面的反射金属层，以及位于与所述基底的第一表面相对的所述基底的的第二表面的天线平面；
在所述一体结构的第一侧形成重布线层，所述重布线层与所述第一焊盘和所述第二焊盘均电连接；
在所述重布线层上方形成钝化层，所述钝化层覆盖所述重布线层且暴露出至少一个对外连接点；
所述天线结构的第二表面外侧形成有第一保护层，所述第一保护层暴露出所述一体结构；
所述功能芯片中与其第一表面相对的第二表面暴露出所述一体结构，所述一体结构的与其第一侧相对的第二侧外设置有第二保护层。
CN201710258021.7A 2017-04-19 2017-04-19 一种扇出型芯片集成天线封装结构及方法 Active CN107068659B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710258021.7A CN107068659B (zh) 2017-04-19 2017-04-19 一种扇出型芯片集成天线封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710258021.7A CN107068659B (zh) 2017-04-19 2017-04-19 一种扇出型芯片集成天线封装结构及方法

Publications (2)

Publication Number Publication Date
CN107068659A CN107068659A (zh) 2017-08-18
CN107068659B true CN107068659B (zh) 2023-11-17

Family

ID=59600761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710258021.7A Active CN107068659B (zh) 2017-04-19 2017-04-19 一种扇出型芯片集成天线封装结构及方法

Country Status (1)

Country Link
CN (1) CN107068659B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107742778A (zh) * 2017-10-25 2018-02-27 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN107706520A (zh) * 2017-10-25 2018-02-16 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
KR102019354B1 (ko) * 2017-11-03 2019-09-09 삼성전자주식회사 안테나 모듈
CN107910312A (zh) * 2017-12-07 2018-04-13 中芯长电半导体（江阴）有限公司 具有天线组件的扇出型半导体封装结构及其制备方法
CN108336494B (zh) * 2018-03-16 2022-03-01 盛合晶微半导体(江阴)有限公司 天线的封装结构及封装方法
US20200036081A1 (en) * 2018-07-30 2020-01-30 Innolux Corporation Package structure and antenna device using the same
CN109244642B (zh) * 2018-08-07 2020-11-13 清华大学 封装天线的制造方法
CN109166845B (zh) * 2018-08-07 2022-09-13 清华大学 封装天线及其制造方法
CN109599388B (zh) * 2018-10-26 2024-07-02 集美大学 一种用于封装天线的封装结构
US10651541B1 (en) * 2019-02-27 2020-05-12 Nxp Usa, Inc. Package integrated waveguide
TWI739150B (zh) * 2019-08-30 2021-09-11 南茂科技股份有限公司 微型記憶體封裝結構以及記憶體封裝結構
CN111128901B (zh) * 2019-12-27 2021-09-14 航天科工微系统技术有限公司 一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法
CN111403356B (zh) * 2020-04-02 2024-08-02 杭州晶通科技有限公司 一种模块化天线的扇出型封装结构的制备工艺
CN111403354A (zh) * 2020-04-02 2020-07-10 杭州晶通科技有限公司 一种完全塑封天线的封装结构的倒装工艺
CN112038779B (zh) * 2020-09-08 2023-05-16 日月光半导体制造股份有限公司 天线半导体封装装置及其制造方法
CN113013605B (zh) * 2021-01-29 2021-12-10 中国电子科技集团公司第三十八研究所 基于扇出封装的多馈封装天线
CN113097197B (zh) * 2021-05-14 2025-06-10 湖南越摩先进半导体有限公司 半导体封装结构以及制备方法
CN114093853A (zh) * 2021-12-15 2022-02-25 矽典微电子(上海)有限公司 扇出封装、封装方法、通信模组及终端
CN114639669B (zh) * 2022-03-02 2025-04-08 江苏长电科技股份有限公司 埋入式天线芯片封装结构及制备方法
CN115020964B (zh) * 2022-06-14 2024-04-23 中国电子科技集团公司第十四研究所 一种基于bcb传输结构的层叠式天线
CN115657226B (zh) * 2022-10-26 2023-06-23 之江实验室 一种硅基光交换芯片的光电扇出结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024817A (ja) * 2004-07-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置
CN207021261U (zh) * 2017-04-19 2018-02-16 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片集成天线封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252491B2 (en) * 2012-11-30 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Embedding low-k materials in antennas
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
JP6269127B2 (ja) * 2014-02-07 2018-01-31 富士通株式会社 高周波モジュール及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024817A (ja) * 2004-07-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置
CN207021261U (zh) * 2017-04-19 2018-02-16 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片集成天线封装结构

Also Published As

Publication number Publication date
CN107068659A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
CN107068659B (zh) 一种扇出型芯片集成天线封装结构及方法
US12095142B2 (en) Semiconductor package having discrete antenna device
US11195787B2 (en) Semiconductor device including an antenna
US8952521B2 (en) Semiconductor packages with integrated antenna and method of forming thereof
US8648454B2 (en) Wafer-scale package structures with integrated antennas
US8917210B2 (en) Package structures to improve on-chip antenna performance
EP3745457B1 (en) Semiconductor package having discrete antenna device
CN109244641A (zh) 封装天线及其制造方法
JP2003273571A (ja) 素子間干渉電波シールド型高周波モジュール
US11329017B2 (en) Semiconductor device package and method of manufacturing the same
US20050023558A1 (en) Near hermetic packaging of gallium arsenide semiconductor devices and manufacturing method therefor
WO2015199908A1 (en) Flip chip mmic having mounting stiffener
CN109326584B (zh) 封装天线及其制造方法
CN105161468A (zh) 一种射频芯片及其无源器件的封装结构和封装方法
JP2006513564A (ja) 基板に超高周波接続部を有する素子
US11416730B2 (en) Radio-frequency device with radio-frequency signal carrying element and associated production method
Göttel et al. Ultra wideband D-band antenna integrated in a LTCC based QFN package using a flip-chip interconnect
US12107056B2 (en) Semiconductor device package and the method of manufacturing the same
CN204966479U (zh) 一种射频芯片及其无源器件的封装结构
CN207021261U (zh) 一种扇出型芯片集成天线封装结构
US12334456B2 (en) Electronic package and manufacturing method thereof
CN114639669B (zh) 埋入式天线芯片封装结构及制备方法
TWI789768B (zh) 天線模組及其製造方法暨電子裝置
US20240079759A1 (en) Integrated package and method for making the same
US20230335453A1 (en) Packaging structure and packaging method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant