CN106328534B - Mos晶体管及其形成方法 - Google Patents
Mos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN106328534B CN106328534B CN201510387736.3A CN201510387736A CN106328534B CN 106328534 B CN106328534 B CN 106328534B CN 201510387736 A CN201510387736 A CN 201510387736A CN 106328534 B CN106328534 B CN 106328534B
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- pedestal
- semiconductor
- gate structure
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 239000004065 semiconductor Substances 0.000 claims abstract description 174
- 239000010410 layer Substances 0.000 claims abstract description 115
- 238000002955 isolation Methods 0.000 claims abstract description 94
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 63
- 230000004888 barrier function Effects 0.000 claims abstract description 49
- 239000011241 protective layer Substances 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 56
- 150000002500 ions Chemical class 0.000 claims description 34
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- -1 tetramethyl hydrogen Chemical compound 0.000 claims description 4
- 239000000243 solution Substances 0.000 claims 6
- 229910003978 SiClx Inorganic materials 0.000 claims 2
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims 1
- 239000000908 ammonium hydroxide Substances 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000000969 carrier Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000004080 punching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
- H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
- H10D30/798—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being provided in or under the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种MOS晶体管及其形成方法，其中，MOS晶体管的形成方法包括：提供半导体基座，半导体基座包括第一半导体基座和位于第一半导体衬底基座表面且凸出于第一半导体基座的第二半导体基座；第二半导体基座顶部表面有栅极结构；在栅极结构顶部表面和侧壁表面、第二半导体基座侧壁表面形成保护层；以保护层为掩膜，刻蚀第一半导体基座，形成第一沟槽；对第一沟槽底部的第一半导体基座表面进行第一离子注入，形成阻挡层；以阻挡层为遮盖物，对第二半导体基座底部、第一沟槽侧部的第一半导体基座进行氧化处理，形成隔离基座；去除阻挡层和保护层；形成源区和漏区，所述源区和漏区分别位于栅极结构两侧的第一沟槽中。MOS晶体管的形成方法提高了MOS晶体管的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种MOS晶体管及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构一侧的源区和位于栅极结构另一侧的漏区。所述源区和漏区中掺杂有离子。
随着半导体技术的发展，集成电路中器件的尺寸越来越小，为实现高密度、高性能的MOS晶体管，源区和漏区之间的防穿通隔离越来越重要，通常在栅极结构底部区域的半导体衬底中注入与源区、漏区掺杂离子类型相反的离子，对栅极结构一侧的源区和栅极结构另一侧的漏区进行防穿通隔离。
但是现有技术中形成的MOS晶体管的性能较差。
发明内容
本发明解决的问题是提供一种MOS晶体管及其形成方法，提高MOS晶体管的性能。
为解决上述问题，本发明提供一种MOS晶体管的形成方法，包括：包括：提供半导体基座，所述半导体基座包括第一半导体基座和位于第一半导体衬底基座表面且凸出于第一半导体基座的第二半导体基座；所述第二半导体基座顶部表面具有栅极结构；在栅极结构顶部表面和侧壁表面、第二半导体基座侧壁表面形成保护层，所述保护层暴露出栅极结构两侧第一半导体基座的表面；以所述保护层为掩膜，刻蚀第一半导体基座，形成第一沟槽，所述第一沟槽暴露出部分第二半导体基座的底部表面；形成位于第一沟槽底部表面的阻挡层，所述阻挡层暴露出第一沟槽的侧壁；以阻挡层为遮盖物，对第二半导体基座底部、第一沟槽侧部的第一半导体基座进行氧化处理，形成隔离基座；去除阻挡层和保护层；去除阻挡层和保护层后，形成源区和漏区，所述源区和漏区分别位于栅极结构两侧的第一沟槽中。
可选的，形成所述第一沟槽的方法为湿法刻蚀工艺，具体的工艺参数为：采用的刻蚀溶液为四甲基氢氧化铵溶液，四甲基氢氧化铵溶液的体积百分比浓度为10％～30％，刻蚀温度为50摄氏度～90摄氏度。
可选的，形成所述阻挡层的步骤为：对第一沟槽底部的第一半导体基座表面进行第一离子注入；第一离子注入之后，对第一半导体基座进行退火处理。
可选的，所述第一离子注入的工艺参数为：采用的离子为氮离子，注入离子能量为2KeV～10KeV，注入离子剂量为1E15atom/cm2～1E16atom/cm2，注入角度为5度～15度。
可选的，所述退火处理为尖峰退火，采用的气体为N2，温度为950摄氏度～1050摄氏度。
可选的，所述阻挡层的材料为氮化硅。
可选的，所述阻挡层的厚度为5nm～15nm。
可选的，所述氧化处理的方法为干法氧化工艺，具体的工艺参数为：采用的气体为O2，温度为500摄氏度～800摄氏度，氧化时间为20分钟～60分钟。
可选的，所述隔离基座的材料为氧化硅。
可选的，所述隔离基座包括第一隔离基座和位于第一隔离基座顶部的第二隔离基座，所述第一隔离基座位于第一沟槽侧部的第一半导体基座中，所述第二隔离基座位于第二半导体基座底部且向沟道凸出。
可选的，采用湿法刻蚀工艺刻蚀去除所述阻挡层和所述保护层，具体的工艺参数为：采用的刻蚀溶液为磷酸溶液，磷酸溶液的体积百分比浓度为70％～90％，刻蚀温度为120摄氏度～200摄氏度。
可选的，所述保护层包括第一保护层和第二保护层，所述第一保护层位于栅极结构顶部表面，所述第二保护层位于栅极结构侧壁表面和第二半导体基座侧壁表面。
可选的，所述保护层的材料为氮化硅。
可选的，形成所述源区和漏区的步骤为：在栅极结构两侧的第一沟槽中形成源漏区材料层；对源漏区材料层掺杂第二离子。
可选的，采用外延生长工艺形成所述源漏区材料层。
可选的，当待形成的MOS晶体管为NMOS晶体管时，所述源漏区材料层的材料为碳化硅；当待形成的MOS晶体管为PMOS晶体管时，所述源漏区材料层的材料为锗化硅。
可选的，当待形成的MOS晶体管为NMOS晶体管时，所述第二离子为N型离子；当待形成的MOS晶体管为PMOS晶体管时，所述第二离子为P型离子。
本发明还提供了一种MOS晶体管，其特征在于，包括：半导体衬底结构；位于半导体衬底结构表面的栅极结构；分别位于栅极结构两侧半导体衬底结构中的源区和漏区；位于栅极结构底部半导体衬底结构中的沟道；位于沟道底部且向沟道凸出的隔离基座，所述隔离基座位于所述源区和漏区之间。
可选的，所述隔离基座的材料为氧化硅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的MOS晶体管的形成方法，由于在半导体基座中形成了隔离基座，一方面，增强了分别位于栅极结构两侧的源区和漏区之间的防穿通隔离性能，有效的防止所述源区和漏区发生穿通；另一方面，隔离基座对沟道产生应力，提高了沟道中载流子的迁移率。
本发明提供的MOS晶体管，所述MOS晶体管包括分别位于栅极结构两侧的源区和漏区；位于沟道底部且向沟道凸出的隔离基座，所述隔离基座位于所述源区和漏区之间，一方面，增强了分别位于栅极结构两侧的源区和漏区之间的防穿通隔离性能，有效的防止所述源区和漏区发生穿通；另一方面，隔离基座向沟道凸出，能够对沟道产生应力，提高了沟道中载流子的迁移率。
附图说明
图1为本发明一实施例中MOS晶体管的剖面结构示意图。
图2至图15为本发明另一实施例中MOS晶体管形成过程的剖面结构示意图。
图16为本发明又一实施例中MOS晶体管的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的MOS晶体管的性能较差。
本发明一实施例提供了一种形成MOS晶体管的方法，包括：提供半导体衬底；对半导体衬底进行抗穿通离子注入，在半导体衬底中形成抗穿通区域；在半导体衬底表面形成栅极结构，栅极结构位于抗穿通区域上方；形成源区和漏区，所述源区和漏区分别位于栅极结构两侧的半导体衬底中。
所述抗穿通区域位于沟道的底部。
所述抗穿通区域的作用为：防止所述源区和漏区发生穿通。
研究发现，上述实施例中形成的MOS晶体管的性能和可靠性差。图1为上述方法形成的MOS晶体管的结构示意图。参考图1，MOS晶体管包括：半导体衬底100；位于半导体衬底100表面的栅极结构120；位于栅极结构120一侧的源区130和位于栅极结构120另一侧的漏区131；位于栅极结构120底部半导体衬底100中的抗穿通区域110。当MOS晶体管为NMOS晶体管时，源区130和漏区131中掺杂有N型离子，抗穿通区域110中掺杂有P型离子；当MOS晶体管为PMOS晶体管时，源区130和漏区131中掺杂有P型离子，抗穿通区域110中掺杂有N型离子。随着半导体工艺的集成度进一步增加，栅极结构120密度增加，栅极结构120底部的沟道长度变得越来越小，所述源区130和漏区131之间的距离减小，使得所述源区130和漏区131容易发生穿通，从而使得MOS晶体管的性能变差。
本发明另一实施例提供了一种MOS晶体管的形成方法，包括：提供半导体基座，所述半导体基座包括第一半导体基座和位于第一半导体衬底基座表面且凸出于第一半导体基座的第二半导体基座；所述第二半导体基座顶部表面具有栅极结构；在栅极结构顶部表面和侧壁表面、第二半导体基座侧壁表面形成保护层，所述保护层暴露出栅极结构两侧第一半导体基座的表面；以所述保护层为掩膜，刻蚀第一半导体基座，形成第一沟槽，所述第一沟槽暴露出部分第二半导体基座的底部表面；形成位于第一沟槽底部表面的阻挡层，所述阻挡层暴露出第一沟槽的侧壁；以阻挡层为遮盖物，对第二半导体基座底部、第一沟槽侧部的第一半导体基座进行氧化处理，形成隔离基座；去除阻挡层和保护层；去除阻挡层和保护层后，形成源区和漏区，所述源区和漏区分别位于栅极结构两侧的第一沟槽中。
由于在半导体基座中形成了隔离基座，一方面，增强了分别位于栅极结构两侧的源区和漏区之间的防穿通隔离性能，有效的防止所述源区和漏区发生穿通；另一方面，隔离基座对沟道产生应力，提高了沟道中载流子的迁移率。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图2，提供半导体衬底200，在半导体衬底200表面形成栅极结构220，栅极结构220顶部表面具有第一保护层230。
所述半导体衬底200为后续形成MOS晶体管提供工艺平台。
所述半导体衬底200可以是单晶硅，多晶硅或非晶硅；半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述半导体衬底200可以是体材料，也可以是复合结构，如绝缘体上硅；所述半导体衬底200还可以是其它半导体材料，这里不再一一举例。本实施例中，所述半导体衬底200的材料为硅。本实施例中，还包括：在半导体衬底200内形成浅沟槽隔离结构(未图示)，所述浅沟槽隔离结构隔离相邻的有源区。
栅极结构220包括位于半导体衬底200表面的栅介质层(未图示)和位于栅介质层的栅电极层(未图示)。
本发明的实施例中，所述栅介质层的材料为氧化硅，所述栅电极层的材料为多晶硅。
在其它实施例中，还可以是：所述栅介质层的材料为高K介质材料，所述栅电极层的材料为金属。所述栅介质层和所述栅电极层构成金属栅极结构。所述金属栅极结构采用后栅工艺形成，具体的形成金属栅极结构的步骤为：先形成伪栅极结构，后续去除伪栅极结构，在原来伪栅极结构位置处形成栅介质层和位于栅介质层表面的栅电极层。
所述第一保护层230的作用为：在后续刻蚀半导体衬底200的过程中和后续进行第一离子注入的过程中，保护栅极结构220。
所述第一保护层230的材料为氮化硅、氮氧化硅或氧化硅。本实施例中，所述第一保护层230的材料为氮化硅。
第一保护层230位于栅极结构220的顶部表面。
形成栅极结构220和第一保护层230的方法为：在半导体衬底200表面沉积栅极结构材料层；在栅极结构材料层表面形成第一保护材料层(未图示)；在第一保护材料层表面形成图形化的光刻胶，所述图形化的光刻胶定义栅极结构220和第一保护层230的位置；以图形化的光刻胶为掩膜刻蚀所述栅极结构材料层和第一保护材料层，形成栅极结构220和第一保护层230。
形成栅极结构220和第一保护层230后，采用干法去胶工艺或湿法去胶工艺去除第一保护层230表面图形化的光刻胶。
本实施例中，采用干法去胶工艺去除所述图形化的光刻胶。
参考图3，刻蚀去除栅极结构220两侧部分厚度的半导体衬底200(参考图2)，形成半导体基座。
以栅极结构220和第一保护层230为掩膜，采用各向异性等离子体刻蚀工艺刻蚀栅极结构220两侧部分厚度的半导体衬底200，形成半导体基座，具体的工艺参数为：刻蚀气体包括NF3、HBr和N2，NF3的流量为10sccm～100sccm，HBr的流量为100sccm～500sccm，N2的流量为5sccm～200sccm，刻蚀腔室压强为2mtoor～50mtorr，源射频功率为100瓦～1000瓦，偏置射频功率为100瓦～500瓦。
所述半导体基座包括第一半导体基座201和位于第一半导体基座201表面且凸出于第一半导体基座201的第二半导体基座202。
本实施例中，所述第一半导体基座201和第二半导体基座202均由半导体衬底200刻蚀后得到，此处为了便于后续描述和理解，将刻蚀后的半导体衬底200分为两部分(第一半导体基座201和第二半导体基座202)予以描述。形成第一半导体基座201和第二半导体基座202后，所述栅极结构220位于第二半导体基座202的顶部表面。
参考图4，在栅极结构220侧壁表面和第二半导体基座202侧壁表面形成第二保护层231，第二保护层231暴露出栅极结构220两侧第一半导体基座201的表面。
所述第二保护层231的作用为：在后续刻蚀第一半导体基底201的过程中以及后续进行第一离子注入的过程中，保护栅极结构220。
所述第二保护层231的材料可以为氮化硅、氮氧化硅或氧化硅。本实施例中，所述第二保护层231的材料为氮化硅。
形成第二保护层231的步骤为：形成覆盖第一保护层230表面、栅极结构220侧壁、第二半导体基座202侧壁表面和第一半导体基座201表面的第二保护材料层(未图示)；采用各向异性干法刻蚀工艺刻蚀第二保护材料层，直至暴露出第一保护层230和第一半导体基座201的表面。上述步骤完成之后，形成第二保护层231，所述第二保护层231位于栅极结构220侧壁表面和第二半导体基座202侧壁表面。
本发明的实施例中，所述第一保护层230和第二保护层231共同构成保护层，所述保护层位于栅极结构220顶部表面和侧壁表面、第二半导体基座202侧壁表面，用以保护栅极结构在后续工艺中不受到损坏。
参考图5，以第一保护层230和第二保护层231为掩膜，刻蚀第一半导体基座201，形成第一沟槽240，所述第一沟槽240暴露出部分第二半导体基座202的底部表面。
形成所述第一沟槽240的方法为湿法刻蚀工艺，或先进行干法刻蚀然后进行湿法刻蚀工艺。
本实施例中，采用湿法刻蚀工艺形成第一沟槽240，具体的工艺参数为：采用的刻蚀溶液为四甲基氢氧化铵溶液，四甲基氢氧化铵溶液的体积百分比浓度为10％～30％，刻蚀温度为50摄氏度～90摄氏度。
采用湿法刻蚀工艺形成第一沟槽240，能够简化工艺步骤。
参考图6和图7，形成位于第一沟槽240底部表面的阻挡层250，所述阻挡层250暴露出第一沟槽240侧壁。
所述阻挡层250的作用为：后续对第一沟槽240侧部的第一半导体基座201进行氧化处理的过程中，防止对阻挡层250下方的第一半导体基座201进行氧化，后续去除阻挡层250后，可以采用外延生长工艺在第一半导体基座201表面形成源区或漏区。
所述阻挡层250的选择考虑两方面的因素：后续去除阻挡层250的过程中，不去除第一沟槽240侧壁的隔离基座；在进行所述氧化处理的过程中，防止对阻挡层250下方的第一半导体基座201进行氧化。故阻挡层250的材料需要和后续形成的隔离基座的材料不同。所述阻挡层250的材料可以为氮化硅或氮氧化硅。
本实施例中，所述阻挡层250的材料为氮化硅。
所述阻挡层250的厚度为5nm～15nm。
本实施例中，所述阻挡层250的厚度为5nm、10nm或15nm。
形成所述阻挡层250的方法为：对第一沟槽240底部的第一半导体基座201表面进行第一离子注入；第一离子注入之后，对第一半导体基座进行退火处理。
其中，所述第一离子注入的工艺参数为：采用的注入离子为氮离子，注入能量为2KeV～10KeV，注入剂量为1E15atom/cm2～1E16atom/cm2，注入角度为5度～15度。所述注入角度为与半导体衬底200法线之间的夹角。
需要说明的是，在实际工艺中，关于第一离子注入选择的注入角度可以根据第一半导体基座201和第二半导体基座202的实际尺寸来确定，不限于上述范围。
所述退火处理为尖峰退火，其工艺参数为：采用的气体为N2，温度为950摄氏度～1050摄氏度。
在一个实施例中，参考图6，对第一沟槽240底部的第一半导体基座201整个表面进行第一离子注入，形成阻挡层250。
在另一个实施例中，参考图7，对第一沟槽240底部的部分第一半导体基座201表面进行第一离子注入，形成阻挡层250。
需要说明的是，对第一沟槽240底部的第一半导体基座201部分表面进行第一离子注入，可以降低工艺实现的难度。
需要说明的是，在其它实施例中，可以采用其它方法形成阻挡层250。
参考图8和图9，其中，图8为在图6基础上形成的示意图，图9为在图7基础上形成的示意图，以阻挡层250为遮盖物，对第二半导体基座202底部、第一沟槽240侧部的第一半导体基座201进行氧化处理，形成隔离基座260。
由于前述步骤中形成的阻挡层250的位置不同，此处氧化形成的隔离基座260的位置也略有不同。具体的，若所述阻挡层250位于第一沟槽240底部的第一半导体基座201整个表面(参考图6)，请参考图8，进行所述氧化处理的过程中不会对在第一沟槽240底部的第一半导体基座201表面进行氧化，形成的隔离基座260位于第二半导体基座202底部以及第一沟槽240侧部的第一半导体基座201中；若所述阻挡层250位于第一沟槽240底部的第一半导体基座201的部分表面(参考图7)，请参考图9，进行所述氧化处理的过程中，在第一沟槽240底部阻挡层250未遮盖的第一半导体基座201表面也会被氧化，形成的隔离基座部分位于第二半导体基座202底部以及第一沟槽240侧部的第一半导体基座201中，部分位于第一沟槽240底部阻挡层250未遮盖的第一半导体基座201表面。
所述隔离基座260的材料为氧化硅。
所述氧化处理形成隔离基座260的工艺为湿法氧化工艺或者干法氧化工艺。
本实施例中，采用干法氧化对第一沟槽240侧部的第一半导体基座201、第二半导体基座202底部进行氧化处理，形成隔离基座260，具体的工艺参数为：采用的气体为O2，温度为500摄氏度～800摄氏度，氧化时间为20分钟～60分钟。
对第一沟槽240侧部的第一半导体基座201进行氧化处理，形成第一隔离基座，所述第一隔离基座位于第一沟槽240侧部的第一半导体基座201中；对第二半导体基座202底部进行氧化处理，形成第二隔离基座，所述第二隔离结构位于第一半导体基座202的底部。
所述第一隔离基座和所述第二隔离基座构成隔离基座260。其中，第一隔离基座的作用为：隔离后续形成的分别位于栅极结构220两侧的源区和漏区，增加所述源区和漏区的防穿通隔离性能，防止分别位于栅极结构220两侧的源区和漏区之间发生穿通。而对于第二隔离基座的作用，由于所述第二隔离基座为对第二半导体基座202底部进行氧化处理后得到，形成的第二隔离基座向栅极结构220凸出，使得第二隔离基座对第二半导体基座202形成应力，后续在第一沟槽240中形成源区或漏区后，部分第二半导体基座202构成MOS晶体管的沟道，第二隔离基座对沟道区域产生应力，提高沟道区域中载流子的迁移率，从而提高MOS晶体管的性能。
综上所述，隔离基座260的作用为：隔离后续形成的分别位于栅极结构220两侧的源区和漏区，防止所述源区和漏区之间发生穿通；对沟道区域产生应力，提高沟道中载流子的迁移率。
需要说明的是，对第二半导体基座202底部、第一沟槽240侧部的第一半导体基座201进行氧化处理后，图8和图9示意的隔离基座260为全部受到氧化的隔离基座260。
在其它实施例中，隔离基座260可以为部分受到氧化的隔离基座260，参考图10和图11，其中，图10为在图6基础上形成的示意图，图11为在图7基础上形成的示意图，图10和图11示意的隔离基座260部分受到氧化，隔离基座260的中心区域未被氧化，由于隔离基座260的中心区域未被氧化，MOS晶体管工作时，会形成衬底电流，所述衬底电流通过隔离基座260的中心区域且流向第一半导体基座201，所述衬底电流能够带走部分热量，使得MOS晶体管在工作时的温度降低，从而提高MOS晶体管性能的稳定性。
参考图12和图13，其中，图12为图8基础上形成的示意图，图13为图9基础上形成的示意图，去除阻挡层250(参考图8和图9)和所述保护层。
去除阻挡层250的作用为：暴露出阻挡层250下方的第一半导体基座201，后续在第一沟槽240底部的第一半导体基座201表面外延生长源漏区材料层。
去除所述保护层250的作用为：去除第二半导体基座202侧壁的保护层，后续在第二半导体基座202两侧分别形成源区和漏区。
去除所述保护层250的方法采用湿法刻蚀工艺、干法刻蚀工艺或者干法刻蚀和湿法刻蚀相结合的刻蚀工艺。
本实施例中，采用湿法刻蚀工艺去除所述阻挡层250和所述保护层，具体的刻蚀工艺参数为：采用的刻蚀溶液为磷酸溶液，磷酸溶液的体积百分比浓度为70％～90％，刻蚀温度为120摄氏度～200摄氏度。
参考图14和图15，其中，图14为在图12基础上形成的示意图，图15为在图13基础上形成的示意图，形成源区270和漏区271，所述源区270和漏区271分别位于栅极结构220两侧的第一沟槽240中。
所述源区270和漏区271的形成步骤为：在栅极结构220两侧的第一沟槽240中形成源漏区材料层，对源漏区材料层掺杂第二离子。
其中，所述源漏区材料层的形成工艺为外延生长工艺。
所述源漏区材料层的材料选择跟待形成的MOS晶体管的类型相关，具体地，当待形成的MOS晶体管为NMOS晶体管时，所述源漏区材料层的材料为碳化硅，当待形成的MOS晶体管为PMOS晶体管时，所述源漏区材料层的材料为锗化硅。
当所述源漏区材料层为锗化硅时，外延生长源漏区材料层的工艺参数为：采用的气体为GeH4、SiH4和H2，GeH4的流量为800sccm～1000sccm，SiH4的流量为800sccm～1000sccm，H2的流量为50sccm～1000sccm，腔室压强为5mtorr～50mtorr，温度为500摄氏度～800摄氏度。
当所述源漏区材料层为碳化硅时，外延生长源漏区材料层的工艺参数为：采用的气体为SiH4、CH4和H2，SiH4的流量为800sccm～1000sccm，CH4的流量为800sccm～1000sccm，H2的流量为50sccm～1000sccm，腔室压强为5mtorr～50mtorr，温度为500摄氏度～800摄氏度。
在其它实施例中，可以采用其它工艺形成源漏区材料层。
所述第二离子的选择也与形成的MOS晶体管的类型相关，具体地，当待形成的MOS晶体管为NMOS晶体管时，所述第二离子为N型离子，如P或As；当待形成的MOS晶体管为PMOS晶体管时，所述第二离子为P型离子，如B或In。
需要说明的是，在本发明的其他实施例中，还可以在形成源漏区材料层的同时原位掺杂第二离子。
本发明又一实施例还提供了一种MOS晶体管，参考图16，所述MOS晶体管包括：半导体衬底结构300；位于半导体衬底结构300表面的栅极结构310；分别位于栅极结构310两侧半导体衬底结构300中的源区303和漏区304；位于栅极结构310底部半导体衬底结构300中的沟道301；位于沟道301底部且向沟道301凸出的隔离基座302，所述隔离基座302位于源区303和漏区304之间。
所述隔离基座302的材料为氧化硅。
形成源区303和漏区304和栅极结构310的方法参照前述实施例中的源区270和漏区271和栅极结构220的形成方法；所述半导体衬底结构300的形成方法参照前述实施例中半导体基座的形成方法；形成所述隔离基座302的方法参照图10中隔离基座260的形成方法，不再详述。
由于在半导体衬底结构300中具有隔离基座302，所述隔离基座302位于沟道301底部且向沟道301凸出，所述隔离基座302对沟道301会产生应力，提高了沟道中载流子的迁移率；所述隔离基座302位于源区303和漏区304之间，所述源区303和漏区304分别位于栅极结构310两侧，使得分别位于栅极结构310两侧的源区303和漏区304之间的防穿通隔离性能增强。
需要说明的是，图16示意的隔离基座302的中心区域和侧部的材料相同。
在其它实施例中，隔离基座302的中心区域和侧部的材料不相同，隔离基座302中心区域的材料和半导体衬底结构300的材料相同，MOS晶体管工作时，会形成衬底电流，所述衬底电流通过隔离基座302的中心区域且流向半导体衬底结构300底部，所述衬底电流能够带走部分热量，使得MOS晶体管在工作时的温度降低，从而提高MOS晶体管性能的稳定性。
综上，本发明具有以下优点：
本发明提供的MOS晶体管的形成方法，由于在半导体基座中形成了隔离基座，一方面，增强了分别位于栅极结构两侧的源区和漏区之间的防穿通隔离性能，有效的防止所述源区和漏区发生穿通；另一方面，隔离基座对沟道产生应力，提高了沟道中载流子的迁移率。
本发明提供的MOS晶体管，由于在半导体衬底结构具有形成隔离基座，所述隔离基座位于沟道底部且向沟道凸出，所述隔离基座对沟道会产生应力，提高了沟道中载流子的迁移率；所述隔离基座位于源区和漏区之间，所述源区和漏区分别位于栅极结构两侧，使得分别位于栅极结构两侧的源区和漏区之间的防穿通隔离性能增强。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种MOS晶体管的形成方法，其特征在于，包括：
提供半导体基座，所述半导体基座包括第一半导体基座和位于第一半导体衬底基座表面且凸出于第一半导体基座的第二半导体基座；所述第二半导体基座顶部表面具有栅极结构；
在栅极结构顶部表面和侧壁表面、第二半导体基座侧壁表面形成保护层，所述保护层暴露出栅极结构两侧第一半导体基座的表面；
以所述保护层为掩膜，刻蚀第一半导体基座，形成第一沟槽，所述第一沟槽暴露出部分第二半导体基座的底部表面；
形成位于第一沟槽底部表面的阻挡层，所述阻挡层暴露出第一沟槽的侧壁；
以阻挡层为遮盖物，对第二半导体基座底部、第一沟槽侧部的第一半导体基座进行氧化处理，形成隔离基座；
去除阻挡层和保护层；
去除阻挡层和保护层后，形成源区和漏区，所述源区和漏区分别位于栅极结构两侧的第一沟槽中。
2.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，形成所述第一沟槽的方法为湿法刻蚀工艺，具体的工艺参数为：采用的刻蚀溶液为四甲基氢氧化铵溶液，四甲基氢氧化铵溶液的体积百分比浓度为10％～30％，刻蚀温度为50摄氏度～90摄氏度。
3.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，形成所述阻挡层的步骤为：对第一沟槽底部的第一半导体基座表面进行第一离子注入；第一离子注入之后，对第一半导体基座进行退火处理。
4.根据权利要求3所述的MOS晶体管的形成方法，其特征在于，所述第一离子注入的工艺参数为：采用的离子为氮离子，注入离子能量为2KeV～10KeV，注入离子剂量为1E15atom/cm2～1E16atom/cm2，注入角度为5度～15度。
5.根据权利要求3所述的MOS晶体管的形成方法，其特征在于，所述退火处理为尖峰退火，采用的气体为N2，温度为950摄氏度～1050摄氏度。
6.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述阻挡层的材料为氮化硅。
7.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述阻挡层的厚度为5nm～15nm。
8.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述氧化处理的方法为干法氧化工艺，具体的工艺参数为：采用的气体为O2，温度为500摄氏度～800摄氏度，氧化时间为20分钟～60分钟。
9.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述隔离基座的材料为氧化硅。
10.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述隔离基座包括第一隔离基座和位于第一隔离基座顶部的第二隔离基座，所述第一隔离基座位于第一沟槽侧部的第一半导体基座中，所述第二隔离基座位于第二半导体基座底部且向沟道凸出。
11.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，采用湿法刻蚀工艺刻蚀去除所述阻挡层和所述保护层，具体的工艺参数为：采用的刻蚀溶液为磷酸溶液，磷酸溶液的体积百分比浓度为70％～90％，刻蚀温度为120摄氏度～200摄氏度。
12.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述保护层包括第一保护层和第二保护层，所述第一保护层位于栅极结构顶部表面，所述第二保护层位于栅极结构侧壁表面和第二半导体基座侧壁表面。
13.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述保护层的材料为氮化硅。
14.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，形成所述源区和漏区的步骤为：在栅极结构两侧的第一沟槽中形成源漏区材料层；对源漏区材料层掺杂第二离子。
15.根据权利要求14所述的MOS晶体管的形成方法，其特征在于，采用外延生长工艺形成所述源漏区材料层。
16.根据权利要求14所述的MOS晶体管的形成方法，其特征在于，当待形成的MOS晶体管为NMOS晶体管时，所述源漏区材料层的材料为碳化硅；当待形成的MOS晶体管为PMOS晶体管时，所述源漏区材料层的材料为锗化硅。
17.根据权利要求14所述的MOS晶体管的形成方法，其特征在于，当待形成的MOS晶体管为NMOS晶体管时，所述第二离子为N型离子；当待形成的MOS晶体管为PMOS晶体管时，所述第二离子为P型离子。
18.一种MOS晶体管，其特征在于，包括：
半导体衬底结构；
位于半导体衬底结构表面的栅极结构；
分别位于栅极结构两侧半导体衬底结构中的源区和漏区；
位于栅极结构底部半导体衬底结构中的沟道；
位于沟道底部且向沟道凸出的隔离基座，所述隔离基座位于所述源区和漏区之间，所述隔离基座包括位于源区和漏区之间的第一隔离基座和位于第一隔离基座上且与第一隔离基座邻接的第二隔离基座，第二隔离基座向栅极结构凸出。
19.根据权利要求18所述的MOS晶体管，其特征在于，所述隔离基座的材料为氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510387736.3A CN106328534B (zh) | 2015-07-02 | 2015-07-02 | Mos晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510387736.3A CN106328534B (zh) | 2015-07-02 | 2015-07-02 | Mos晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106328534A CN106328534A (zh) | 2017-01-11 |
| CN106328534B true CN106328534B (zh) | 2019-08-27 |
Family
ID=57728077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510387736.3A Active CN106328534B (zh) | 2015-07-02 | 2015-07-02 | Mos晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106328534B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115842051A (zh) * | 2021-08-16 | 2023-03-24 | 长鑫存储技术有限公司 | 一种半导体器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456579A (zh) * | 2010-10-27 | 2012-05-16 | 国际商业机器公司 | 具有局部的极薄绝缘体上硅沟道区的半导体器件 |
| CN103985633A (zh) * | 2013-02-08 | 2014-08-13 | 中芯国际集成电路制造(上海)有限公司 | 一种pmos晶体管的制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206455A (ja) * | 1992-01-27 | 1993-08-13 | Nec Corp | 半導体装置およびその製造方法 |
| JPH05235345A (ja) * | 1992-02-20 | 1993-09-10 | Nec Corp | 半導体装置およびその製造方法 |
| US20070069300A1 (en) * | 2005-09-29 | 2007-03-29 | International Business Machines Corporation | Planar ultra-thin semiconductor-on-insulator channel mosfet with embedded source/drain |
-
2015
- 2015-07-02 CN CN201510387736.3A patent/CN106328534B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456579A (zh) * | 2010-10-27 | 2012-05-16 | 国际商业机器公司 | 具有局部的极薄绝缘体上硅沟道区的半导体器件 |
| CN103985633A (zh) * | 2013-02-08 | 2014-08-13 | 中芯国际集成电路制造(上海)有限公司 | 一种pmos晶体管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106328534A (zh) | 2017-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9349831B2 (en) | Integrated circuit device with well controlled surface proximity and method of manufacturing same | |
| US9048253B2 (en) | Method of manufacturing strained source/drain structures | |
| CN103545176B (zh) | 用于将碳导入半导体结构的方法及由此形成的结构 | |
| CN101170112B (zh) | 半导体器件及其制造方法 | |
| US8659089B2 (en) | Nitrogen passivation of source and drain recesses | |
| CN102446856B (zh) | 半导体器件及制造半导体器件的方法 | |
| CN104425377B (zh) | Cmos晶体管的形成方法 | |
| CN104701164A (zh) | 半导体器件和半导体器件的制作方法 | |
| CN104701260B (zh) | 半导体器件的形成方法 | |
| CN106960795B (zh) | Pmos晶体管的形成方法 | |
| US20120083087A1 (en) | Method of manufacturing semiconductor device | |
| CN109755297B (zh) | 半导体器件及其制造方法 | |
| US20120083079A1 (en) | Method of manufacturing semiconductor device | |
| CN109980003A (zh) | 半导体器件及其形成方法 | |
| TW202018777A (zh) | 一種製作半導體元件的方法 | |
| CN106328707A (zh) | 晶体管及其制作方法 | |
| CN106328534B (zh) | Mos晶体管及其形成方法 | |
| US10103064B2 (en) | Transistor structure including epitaxial channel layers and raised source/drain regions | |
| CN105845568A (zh) | 一种半导体器件及其制作方法 | |
| CN106783742B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN104465377B (zh) | Pmos晶体管及其形成方法 | |
| CN104465378B (zh) | 半导体器件的制作方法 | |
| CN109427585A (zh) | 半导体装置及其制造方法 | |
| CN106384717B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN105206576B (zh) | 用于形成嵌入式锗硅源/漏结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |