CN105427789B - 驱动电路、阵列基板及显示装置 - Google Patents

Abstract

本发明提供了一种驱动电路、阵列基板及显示装置，其中，驱动电路包括至少一级虚拟级移位寄存器；以及，与所述虚拟级移位寄存器以级联方式电连接的移位寄存器组；其中，所述移位寄存器组包括第一级移位寄存器至第N级移位寄存器，且所述虚拟级移位寄存器的占用版图面积小于所述第i级移位寄存器的占用版图面积，N为不小于2的整数，i为不大于N的正整数。由于虚拟级移位寄存器的占用版图面积小于第i级移位寄存器的占用版图面积，因此，可以相对减小显示装置的边框面积，满足显示装置的窄边框化需求。

Description

驱动电路、阵列基板及显示装置

技术领域

本发明涉及显示技术领域，更为具体地说，涉及一种驱动电路、阵列基板及显示装置。

背景技术

现有的显示装置，包括显示区域和位于该显示区域四周的边框区域。该显示装置中，驱动芯片通过集成在边框区域的驱动电路向显示区域的像素单元提供驱动信号，来控制像素单元进行画面的显示。

现有技术中，为给驱动电路中的移位寄存器提供复位信号以免错误信号的输出，通常会在驱动电路中加入虚拟级移位寄存器，该虚拟级移位寄存器位于驱动电路中多个级联的移位寄存器的一端或者两端，以向移位寄存器提供复位信号。但是，由于虚拟级移位寄存器的引入会导致显示装置的边框较宽，因此，不利于显示装置的窄边框设计。

发明内容

有鉴于此，本发明提供了一种驱动电路、阵列基板及显示装置，以解决由于引入虚拟级移位寄存器导致的显示装置边框较宽的问题。

为实现上述目的，本发明提供的技术方案如下：

一种驱动电路，包括：

至少一级虚拟级移位寄存器；

以及，与所述虚拟级移位寄存器以级联方式电连接的移位寄存器组；

其中，所述移位寄存器组包括第一级移位寄存器至第N级移位寄存器，且所述虚拟级移位寄存器的占用版图面积小于所述第i级移位寄存器的占用版图面积，N为不小于2的整数，i为不大于N的正整数。

一种阵列基板，包括显示区域以及位于所述显示区域外围的栅极驱动电路，所述栅极驱动电路向所述显示区域提供栅极信号，其中，所述栅极驱动电路为如上所述的驱动电路。

一种显示装置，所述显示装置包括如上所述的阵列基板。

相较于现有技术，本发明提供的技术方案至少具有以下优点：

本发明提供的驱动电路、阵列基板及显示装置，驱动电路包括至少一级虚拟级移位寄存器以及与虚拟级移位寄存器以级联方式电连接的移位寄存器组，该移位寄存器组包括第一级移位寄存器至第N级移位寄存器，由于虚拟级移位寄存器的占用版图面积小于第i级移位寄存器的占用版图面积，因此，可以相对减小显示装置的边框面积，满足显示装置的窄边框化需求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种驱动电路的结构示意图；

图2为本发明实施例提供的另一种驱动电路的结构示意图；

图3为本发明实施例提供的又一种驱动电路的结构示意图；

图4为本发明实施例提供的再一种驱动电路的结构示意图；

图5为本发明实施例提供的一种阵列基板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例的一方面提供了一种驱动电路，该驱动电路包括至少一级虚拟级移位寄存器以及与虚拟级移位寄存器以级联的方式电连接的移位寄存器组，其中，该移位寄存器组包括第一级移位寄存器至第N级移位寄存器，这N个移位寄存器也是以级联的方式电连接的。

本实施例中，虚拟级移位寄存器与第i级移位寄存器的内部电路结构相同，其不同之处仅在于，本实施例中的虚拟级移位寄存器的占用版图面积小于第i级移位寄存器的占用版图面积，即虚拟级移位寄存器的占用版图面积小于任一级移位寄存器的占用版图面积，其中，N为不小于2的整数，i为不大于N的正整数。也就是说，本发明中通过减小虚拟级移位寄存器的占用版图面积来减小显示装置的边框面积。

如图1所示，图1为本发明实施例提供的一种驱动电路的结构示意图。在该驱动电路平面内，虚拟级移位寄存器和N个移位寄存器沿第一方向Y排列，且虚拟级移位寄存器沿第一方向Y的长度L1小于第i级移位寄存器沿第一方向Y的长度L2，从而可通过减小虚拟级移位寄存器在第一方向Y的长度L1，来减小显示装置的边框在第一方向Y上的长度。

在本发明实施例的另一实施方式中，虚拟级移位寄存器沿第二方向X的长度L3小于或者等于第i级移位寄存器沿第二方向X的长度L4，其中，第一方向Y和第二方向X垂直，从而可通过减小虚拟级移位寄存器在第二方向X的长度L3，来减小显示装置的边框在第二方向X上的长度。

或者，在本发明实施例的又一实施方式中，虚拟级移位寄存器沿第一方向Y的长度L1小于第i级移位寄存器沿第一方向Y的长度L2，同时，该虚拟级移位寄存器沿第二方向X的长度L3小于或者等于第i级移位寄存器沿第二方向X的长度L4，其中，第一方向Y和第二方向X垂直，从而可通过减小虚拟级移位寄存器在第一方向Y的长度L1以及在第二方向X的长度L3，来减小显示装置的边框在第一方向Y和第二方向X上的长度。

可选的，在本实施例中，虚拟级移位寄存器的占用版图面积为第i级移位寄存器的占用版图面积的0.6～0.8倍，包括端点值。具体的，虚拟级移位寄存器与移位寄存器的内部结构相似，均包含若干晶体管、电容结构以及连接上述晶体管、电容结构的线路，因虚拟级移位寄存器不需要向显示区域的像素提供有效的驱动信号，因此，虚拟级移位寄存器的内部结构以及排列作适当调整，例如，可以适当缩小其内部晶体管在第一方向Y上的长度，或者减小沿第一方向Y排列的晶体管的数量，从而可以减小虚拟级移位寄存器沿第一方向Y的长度L1；类似地，可以适当缩小其内部晶体管沿第二方向X的长度，或者减小沿第二方向X排列的晶体管的数量，从而可以减小虚拟级移位寄存器沿第二方向X的长度L3。

在本实施例中，如图1所示，因移位寄存器沿着第一方向Y排列，当虚拟级移位寄存器沿第一方向Y的长度L1减小时，可以有效地减小驱动电路两端的边框面积，实现显示面板的窄边框化。

进一步的，在本实施例中，发明人经多次实验研究，结果表明，当虚拟级移位寄存器的占用版图面积为第i级移位寄存器的占用版图面积的0.6～0.8倍时，上述结构具有较好的窄边框化效果。具体的，当虚拟级移位寄存器的占用版图面积小于第i级移位寄存器的占用版图面积的0.6倍时，虚拟级移位寄存器内部的晶体管尺寸太小，不足以支持驱动电路所要求的虚拟级移位寄存器内的信号输入/输出，以及晶体管排列过于紧密，亦使得其内部线路相互串扰，妨碍虚拟级移位寄存器的正常运行。而当虚拟级移位寄存器的占用版图面积大于第i级移位寄存器的占用版图面积的0.8倍时，虚拟级移位寄存器占用版图面积减小对于显示面板的窄边框化不能起到预期的效果。综上，当虚拟级移位寄存器的占用版图面积为第i级移位寄存器的占用版图面积的0.6～0.8倍时，上述结构具有较好的窄边框化效果。

当然，本发明并不仅限于此，在其他实施例中，可根据虚拟级移位寄存器的具体结构进行其面积的设定。具体地，本发明的实施例中可以通过减小虚拟级移位寄存器的长度和/或宽度，来减小虚拟级移位寄存器的占用版图面积。

此外，本实施例中的驱动电路可以包括一级虚拟级移位寄存器即第一级虚拟级移位寄存器。如图1所示，第一级虚拟级移位寄存器与第N级移位寄存器级联，且第一级移位寄存器至第N级移位寄存器中相邻两级移位寄存器之间级联，例如，第一级移位寄存器和第二级移位寄存器级联，第二级移位寄存器和第三级移位寄存器级联。

其中，第一级虚拟级移位寄存器与第N级移位寄存器级联是指第一级虚拟级移位寄存器的输出端OUT与第N级移位寄存器的复位端RESET连接，第N级移位寄存器的输出端OUT与第一级虚拟级移位寄存器的输入端SET连接，从而，第N级移位寄存器向第一级虚拟级移位寄存器提供一输入信号，第一级虚拟级移位寄存器向第N级移位寄存器提供一复位信号，以对与第N级移位寄存器级联的各级移位寄存器清零，避免错误信号的输出。

在本发明实施例的另一实施方式中，参考图2，图2为本发明实施例提供的另一种驱动电路的结构示意图，其中，驱动电路包括两级虚拟级移位寄存器，这两级虚拟级移位寄存器分别为第一级虚拟级移位寄存器和第二级虚拟级移位寄存器。其中，第一级虚拟级移位寄存器与第一级移位寄存器之间级联，第二级虚拟级移位寄存器与第N级移位寄存器之间级联，且第一级移位寄存器至第N级移位寄存器中相邻两级移位寄存器之间级联，例如，第一级移位寄存器和第二级移位寄存器级联，第二级移位寄存器和第三级移位寄存器级联。

其中，第一级虚拟级移位寄存器与第一级移位寄存器之间级联是指第一级虚拟级移位寄存器的输出端OUT与第一级移位寄存器的输入端SET连接，第一级移位寄存器的输出端OUT与第一级虚拟级移位寄存器的复位端RESET连接，从而，第一级移位寄存器向第一级虚拟级移位寄存器提供一输入信号，第一级虚拟级移位寄存器向第一级移位寄存器提供一复位信号，以便在反向扫描时，对与第一级移位寄存器级联的各级移位寄存器清零，避免错误信号的输出；第二级虚拟级移位寄存器与第N级移位寄存器之间级联是指第二级虚拟级移位寄存器的输出端OUT与第N级移位寄存器的复位端RESET连接，第N级移位寄存器的输出端OUT与第二级虚拟级移位寄存器的输入端SET连接，从而，第N级移位寄存器向第二级虚拟级移位寄存器提供一输入信号，第二级虚拟级移位寄存器向第N级移位寄存器提供一复位信号，以便在正向扫描时，对与第N级移位寄存器级联的各级移位寄存器清零，避免错误信号的输出。

或者，参考图3，图3为本发明实施例提供的又一种驱动电路的结构示意图，其中，第一级虚拟级移位寄存器与第N-1级移位寄存器之间级联，第二级虚拟级移位寄存器与第N级移位寄存器之间级联，且第一级移位寄存器至第N级移位寄存器中所有奇数级移位寄存器中相邻两级移位寄存器之间相互级联，例如，第一级移位寄存器和第三级移位寄存器级联，第三级移位寄存器与第五级移位寄存器级联；以及所有偶数级移位寄存器中相邻两级移位寄存器之间相互级联，例如，第二级移位寄存器与第四级移位寄存器级联，第四级移位寄存器与第六级移位寄存器级联。

同理，第一级虚拟级移位寄存器与第N-1级移位寄存器之间级联是指第一级虚拟级移位寄存器的输出端OUT与第N-1级移位寄存器的复位端RESET连接，第N-1级移位寄存器的输出端OUT与第一级虚拟级移位寄存器的输入端SET连接；第二级虚拟级移位寄存器与第N级移位寄存器之间级联是指第二级虚拟级移位寄存器的输出端OUT与第N级移位寄存器的复位端RESET连接，第N级移位寄存器的输出端OUT与第二级虚拟级移位寄存器的输入端SET连接，从而，第N-1级移位寄存器向第一级虚拟级移位寄存器提供一输入信号，第一级虚拟级移位寄存器向第N-1级移位寄存器提供一复位信号，以便在正向扫描时，对与第N-1级移位寄存器级联的各级移位寄存器清零，避免错误信号的输出；类似地，第N级移位寄存器向第二级虚拟级移位寄存器提供一输入信号，第二级虚拟级移位寄存器向第N级移位寄存器提供一复位信号，以便在正向扫描时，对与第N级移位寄存器级联的各级移位寄存器清零，避免错误信号的输出。

在本发明实施例的再一实施方式中，参考图4，图4为本发明实施例提供的再一种驱动电路的结构示意图，其中，驱动电路包括四级虚拟级移位寄存器，这四级虚拟级移位寄存器分别为第一级虚拟级移位寄存器、第二级虚拟级移位寄存器、第三级虚拟级移位寄存器和第四级虚拟级移位寄存器。其中，第一级虚拟级移位寄存器与第一级移位寄存器之间级联，第二级虚拟级移位寄存器与第二级移位寄存器之间级联，第三级虚拟级移位寄存器与第N-1级移位寄存器之间级联，第四级虚拟级移位寄存器与第N级移位寄存器之间级联，且第一级移位寄存器至第N级移位寄存器中所有奇数级移位寄存器中相邻两级移位寄存器之间相互级联，以及，所有偶数级移位寄存器中相邻两级移位寄存器之间相互级联。

同理，第一级虚拟级移位寄存器与第一级移位寄存器之间级联是指第一级虚拟级移位寄存器的输出端OUT与第一级移位寄存器的输入端SET连接，第一级移位寄存器的输出端OUT与第一级虚拟级移位寄存器的复位端RESET连接；第二级虚拟级移位寄存器与第二级移位寄存器之间级联是指第二级虚拟级移位寄存器的输出端OUT与第二级移位寄存器的输入端SET连接，第二级移位寄存器的输出端OUT与第二级虚拟级移位寄存器的复位端RESET连接；第三级虚拟级移位寄存器与第N-1级移位寄存器之间级联是指第三级虚拟级移位寄存器的输出端OUT与第N-1级移位寄存器的复位端RESET连接，第N-1级移位寄存器的输出端OUT与第三级虚拟级移位寄存器的输入端SET连接；第四级虚拟级移位寄存器与第N级移位寄存器之间级联是指第四级虚拟级移位寄存器的输出端OUT与第N级移位寄存器的复位端RESET连接，第N级移位寄存器的输出端OUT与第四级虚拟级移位寄存器的输入端SET连接。从而，第一级移位寄存器向第一级虚拟级移位寄存器提供一输入信号，第一级虚拟级移位寄存器向第一级移位寄存器提供一复位信号，以便在反向扫描时，对与第一级移位寄存器级联的各级移位寄存器清零，避免错误信号的输出；类似地，第二级移位寄存器向第二级虚拟级移位寄存器提供一输入信号，第二级虚拟级移位寄存器向第二级移位寄存器提供一复位信号，以便在反向扫描时，对与第二级移位寄存器级联的各级移位寄存器清零，避免错误信号的输出；第N-1级移位寄存器向第三级虚拟级移位寄存器提供一输入信号，第三级虚拟级移位寄存器向第N-1级移位寄存器提供一复位信号，以便在正向扫描时，对与第N-1级移位寄存器级联的各级移位寄存器清零，避免错误信号的输出；第N级移位寄存器向第四级虚拟级移位寄存器提供一输入信号，第四级虚拟级移位寄存器向第N级移位寄存器提供一复位信号，以便在正向扫描时，对与第N级移位寄存器级联的各级移位寄存器清零，避免错误信号的输出。

需要说明的是，在本实施例中，正向扫描是指移位寄存器组中，信号从第一级移位寄存器向第N级移位寄存器传递的情况；反向扫描是指移位寄存器组中，信号从第N级移位寄存器向第一级移位寄存器传递的情况。且在正向扫描的情况下，上述移位寄存器和虚拟级移位寄存器的输入端SET用以接收输入信号，复位端RESET用以接收复位信号；在反向扫描的情况下，上述移位寄存器和虚拟级移位寄存器的复位端RESET用以接收输入信号，输入端SET用以接收复位信号。

在上述任一实施方式中，第i级移位寄存器和与其级联的移位寄存器之间的连接关系为：第i级移位寄存器的输出端OUT与其下一级级联的移位寄存器的输入端SET连接，下一级级联的移位寄存器的输出端OUT与第i级移位寄存器的复位端RESET连接，同时，第i级移位寄存器的输出端OUT与其上一级级联的移位寄存器的复位端RESET连接，上一级级联的移位寄存器的输出端OUT与第i级移位寄存器的的输入端SET连接。

此外，本实施例中的虚拟级移位寄存器以及第一级移位寄存器至第N级移位寄存器的时钟信号端CK都通过信号线CK1与显示装置的驱动芯片的时钟信号输出端连接，虚拟级移位寄存器以及第一级移位寄存器至第N级移位寄存器的另一时钟信号端CKB都通过信号线CKB与驱动芯片的另一时钟信号输出端连接。

本实施例提供的驱动电路，包括至少一级虚拟级移位寄存器以及与虚拟级移位寄存器以级联方式电连接的移位寄存器组，该移位寄存器组包括第一级移位寄存器至第N级移位寄存器，由于虚拟级移位寄存器的占用版图面积小于第i级移位寄存器的占用版图面积，因此，可以相对减小显示装置的边框面积，满足显示装置的窄边框化需求。

本发明实施例的另一方面提供了一种阵列基板，参考图5，图5是本发明实施例提供的一种阵列基板的结构示意图。如图5所示，该阵列基板包括显示区域1和位于显示区域1外围的边框区域2，边框区域2具有向显示区域1提供栅极信号的栅极驱动电路3，该栅极驱动电路3为上述任一实施方式提供的驱动电路。具体地，栅极驱动电路3通过栅极线30向像素单元4提供栅极信号。

本发明实施例的又一方面提供了一种显示装置，该显示装置包括如上所述的阵列基板。

本发明实施例提供的阵列基板和显示装置，其中的驱动电路包括至少一级虚拟级移位寄存器以及与虚拟级移位寄存器以级联方式电连接的移位寄存器组，该移位寄存器组包括第一级移位寄存器至第N级移位寄存器，由于虚拟级移位寄存器的占用版图面积小于第i级移位寄存器的占用版图面积，因此，可以相对减小显示装置的边框面积，满足显示装置的窄边框化需求。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种驱动电路，其特征在于，包括：

至少一级虚拟级移位寄存器；

以及，与所述虚拟级移位寄存器以级联方式电连接的移位寄存器组；

其中，所述移位寄存器组包括第一级移位寄存器至第N级移位寄存器，且所述虚拟级移位寄存器的占用版图面积为第i级移位寄存器的占用版图面积的0.6～0.8倍，包括端点值，N为不小于2的整数，i为不大于N的正整数；

在所述驱动电路所在平面内，所述虚拟级移位寄存器和所述移位寄存器沿第一方向排列，所述虚拟级移位寄存器沿所述第一方向的长度小于所述第i级移位寄存器沿所述第一方向的长度，且所述虚拟级移位寄存器内部的晶体管在所述第一方向上的数量小于所述第i级移位寄存器的内部的晶体管在所述第一方向上的数量；

且，所述虚拟级移位寄存器沿第二方向的长度小于所述第i级移位寄存器沿所述第二方向的长度，且所述虚拟级移位寄存器内部的晶体管在所述第二方向上的数量小于所述第i级移位寄存器的内部的晶体管在所述第二方向上的数量；

其中，所述第一方向和所述第二方向垂直。

2.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路包括一级虚拟级移位寄存器，为第一级虚拟级移位寄存器；

其中，所述第一级虚拟级移位寄存器与所述第N级移位寄存器级联，且所述第一级移位寄存器至第N级移位寄存器中相邻两级移位寄存器之间级联。

3.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路包括两级虚拟级移位寄存器，分别为第一级虚拟级移位寄存器和第二级虚拟级移位寄存器；

其中，所述第一级虚拟级移位寄存器与第一级移位寄存器之间级联，所述第二级虚拟级移位寄存器与第N级移位寄存器之间级联，且所述第一级移位寄存器至第N级移位寄存器中相邻两级移位寄存器之间级联。

4.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路包括两级虚拟级移位寄存器，分别为第一级虚拟级移位寄存器和第二级虚拟级移位寄存器；

其中，所述第一级虚拟级移位寄存器与第N-1级移位寄存器之间级联，所述第二级虚拟级移位寄存器与第N级移位寄存器之间级联，且所述第一级移位寄存器至第N级移位寄存器中所有奇数级移位寄存器中相邻两级移位寄存器之间相互级联，以及，所有偶数级移位寄存器中相邻两级移位寄存器之间相互级联。

5.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路包括四级虚拟级移位寄存器，分别为第一级虚拟级移位寄存器、第二级虚拟级移位寄存器、第三级虚拟级移位寄存器和第四级虚拟级移位寄存器；

其中，所述第一级虚拟级移位寄存器与第一级移位寄存器之间级联，所述第二级虚拟级移位寄存器与第二级移位寄存器之间级联，所述第三级虚拟级移位寄存器与第N-1级移位寄存器之间级联，所述第四级虚拟级移位寄存器与第N级移位寄存器之间级联，且所述第一级移位寄存器至第N级移位寄存器中所有奇数级移位寄存器中相邻两级移位寄存器之间相互级联，以及，所有偶数级移位寄存器中相邻两级移位寄存器之间相互级联。

6.一种阵列基板，包括显示区域以及位于所述显示区域外围的栅极驱动电路，所述栅极驱动电路向所述显示区域提供栅极信号，其中，所述栅极驱动电路为权利要求1-5任意一项所述的驱动电路。

7.一种显示装置，其特征在于，所述显示装置包括权利要求6所述的阵列基板。