پیاده سازی عملی تحلیل تفاضلی توان روی سیستم رمزنگاری AES
محل انتشار: هفتمین کنفرانس انجمن رمز ایران
سال انتشار: 1389
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,601
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCC07_040
تاریخ نمایه سازی: 11 آذر 1389
چکیده مقاله:
با استفاده از تحلیل تفاضلی توانDPA)میتوان با اندازهگیری جریان تغذیهی یک دستگاه رمزنگاری، بخشی از کلید رمز یا تمام آن راکشف کرد. اگر شکل موج حاصله از جریان با آنچه که از مدل فرضی مصرف توان یک مدار به دست میآید شباهت داشته باشد، امنیت سیستم رمزنگاری به خطر میافتد. در سالهای اخیر، امنیت الگوریتم استاندارد رمزنگاری پیشرفتهAES)در مقابلDPAاهمیت قابل توجهی پیدا کرده است. با اینکهFPGA ها به طور فزایندهای در کاربردهای رمزنگاری رواج پیدا کردهاند پژوهشهای محدودی یافت میشود که آسیبپذیریAESرا در برابر چنین حملاتی ارزیابی میکند. هدف از این مقاله توصیف پیادهسازی عملی و موفقیتآمیز حمله و ارائهی مستنداتی است که نشان میدهدDPAتهدیدی جدی برای سیستم رمزنگاریAESغیرامن پیادهسازیشده رویFPGAهایمبتنی برSRAMاست.
کلیدواژه ها:
حملات کانال جانبی ، تحلیل تفاضلی توانDPA)الگوریتم استاندارد رمزنگاری پیشرفتهAES)حملهی همبستگی
نویسندگان
مهدی معصومی
دانشگاه صنعتی خواجه نصیرالدین طوسی، دانشکدهی دانشکدهی مهندسی برق و
مسعود معصومی
تهران، دانشگاه صنعتی خواجه نصیرالدین طوسی
محمود احمدیان
تهران، دانشگاه صنعتی خواجه نصیرالدین طوسی
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :